「linear gate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The semiconductor device comprises: the gate electrode 2 so formed as to include a linear portion; dummy electrode 18 formed on an extension line of the linear portion of the gate electrode 2; stopper insulation film 5; side wall insulation film 3; interlayer insulation film; and linear contact section 11 extended in parallel with the linear portion of the gate electrode 2 when viewed from the top.例文帳に追加

半導体装置は、直線部分を含むように形成されたゲート電極２と、上記直線部分の延長上の位置において形成されたダミー電極１８と、ストッパ絶縁膜５と、サイドウォール絶縁膜３と、層間絶縁膜と、上から見たときに上記直線部分に平行に延びる直線状コンタクト部１１とを備える。 - 特許庁

At an outer peripheral edge part of the resin cover 31, a gate-use flange part 33 with a linear fan-gate trace 35 at a tip end is formed in protrusion.例文帳に追加

樹脂カバー３１の外周縁部には、先端に直線状のファンゲート痕３５を有するゲート用フランジ部３３が突出形成される。 - 特許庁

A gate electrode 13 is opposed to a lamination boundary 7 of a linear portion 10 which is exposed in a trench 6 with a gate insulating film 12 interposed.例文帳に追加

線状部１０においてトレンチ６内に露出した積層境界７には、ゲート絶縁膜１２を介してゲート電極１３が対向している。 - 特許庁

The MOS semiconductor device is structured such that a contact region is formed between the trenches in the longitudinal direction of the short linear trenches; gate electrodes are wired in a direction vertically traversing the width of the short linear trenches to conductively connect the gate electrodes in the short linear trenches to one another.例文帳に追加

短い線状のトレンチの長手方向のトレンチ間にコンタクト領域を形成し、短い線状のトレンチの幅を垂直に横断する方向にゲート電極を配線して短い線状のトレンチ内のゲート電極を導電型的に接続する構造とする。 - 特許庁

The gate voltage resistance holding region 27 integrally includes a first region 29 formed in an intersection 17 of the gate trenches 15 and a second region 30 formed to a linear portion 16 of the gate trench 15.例文帳に追加

ゲート耐圧保持領域２７は、ゲートトレンチ１５の交差部１７に形成された第１領域２９と、ゲートトレンチ１５の線状部１６に形成された第２領域３０とを一体的に含んでいる。 - 特許庁

To solve the problem of gate delay which is caused by increasing gate resistance and parasitic capacitance, without damages to a gate insulating film 17, relating to a TDMOS transistor where a first gate electrode 2, and the like, are provided in a linear long trench 1 via the gate insulating film 17.例文帳に追加

長い直線状のトレンチ１内に、ゲート絶縁膜１７を介して第１ゲート電極２等を有するＴＤＭＯＳトランジスタについて、増大するゲート抵抗と寄生容量に基づくゲート遅延の問題を、ゲート絶縁膜１７に損傷を与えることなく改善する。 - 特許庁

This valve gate device comprises a valve body 20 disposed on the lower face of a manifold 10, a linear motor 41 disposed at the upper side of the manifold, and a cooling block 30 provided between the manifold and the linear motor.例文帳に追加

射出成型機用バルブゲート装置は、マニホールド１０の下面のバルブボディ２０と、上側のリニアモータ４１と、これら間の冷却ブロック３０とを含む。 - 特許庁

This p-channel power MOSFET includes an n-type polysilicon linear field plate electrode and an n-type polysilicon linear gate electrode in each trench thereof.例文帳に追加

本願の一つの発明は、Ｎ型ポリシリコン線状フィールドプレート電極およびＮ型ポリシリコン線状ゲート電極を各トレンチ部に有するＰチャネル型パワーＭＯＳＦＥＴである。 - 特許庁

The lockout mechanism includes a swing gate tab, such that firing of the linear surgical stapler rotates the swing gate tab releasing a lockout lever for preventing further firing of the used cartridge housing.例文帳に追加

このロックアウト機構は、外科用ステープラの発射で、スイングゲートタブを回転させることで、使用されたカートリッジハウジングの更なる発射を防止するためにロックアウトレバーを解除する。 - 特許庁

The gate electrode of the non-linear element is connected with a scanning line or a signal line, the first wiring layer or the second wiring layer of the non-linear element for applying a potential of the gate electrode is directly connected with the gate electrode and, thereby, stable operation resulting from reduction of connection resistance and reduction in the occupancy area of the connection part are achieved.例文帳に追加

非線形素子のゲート電極を走査線又は信号線と接続し、ゲート電極の電位を印加するための非線形素子の第１配線層又は第２配線層とゲート電極の接続を直接接続することで、接続抵抗の低減による安定動作と接続部分の占有面積の縮小を図る。 - 特許庁

Then while a stress gate voltage Vgstress is applied, a measurement gate voltage Vg smaller than the Vgstress is intermittently applied, and a linear drain current Idlin2 and a saturation drain current Idsat2 are measured.例文帳に追加

次に、ストレスゲート電圧Ｖgstress を印加しながら、Ｖgstress よりも小さい測定ゲート電圧Ｖｇを間欠的に印加し、線形ドレイン電流Ｉdlin２及び飽和ドレイン電流Ｉdsat２を測定する。 - 特許庁

First and second gate members arranged, respectively, in the first and second dielectric regions are separated from the pillar by a gate oxide having a first thickness in the substantially linear section.例文帳に追加

第１及び第２の誘電領域内にそれぞれ配置された第１及び第２のゲート部材は、実質的に直線のセクションで第１の厚みを有するゲート酸化物によってピラーから分離される。 - 特許庁

A first semiconductor region 1 and a second semiconductor region 2 respectively having linear shapes are arranged in parallel with each other, and a first gate electrode 3 and a second gate electrode 4 respectively having linear shapes are arranged in parallel with each other so as to meet with these semiconductor regions at right angles.例文帳に追加

直線形状を有する第１の半導体領域１と第２の半導体領域２が互いに平行に配置され、これらの半導体領域と直行するように直線形状を有する第１のゲート電極３と第２のゲート電極４が互いに平行に配置されている。 - 特許庁

By having the gate electrode of the non-linear element connected to the scanning line or the signal line, the first wiring layer or the second wiring layer of the non-linear element is directly connected to the gate electrode layer so that the potential of the gate electrode is applied and thereby stable operation is performed due to the reduction of connected resistance and the occupied area of the connection part is reduced.例文帳に追加

非線形素子のゲート電極は走査線又は信号線と接続され、非線形素子の第１配線層又は第２配線層がゲート電極の電位が印加されるようにゲート電極層と直接接続されていることで、接続抵抗の低減による安定動作と接続部分の占有面積を縮小する。 - 特許庁

The separation between the saturation region and the linear region is determined according to a voltage applied to the gate of the TFT and a voltage applied to the OLED.例文帳に追加

飽和領域と線形領域を分けるのはＴＦＴのゲートに印可される電圧とＯＬＥＤに加わる電圧をどうするかで決まる。 - 特許庁

A stripe or linear gate electrode dummy pattern 4 is inserted into the empty region 3 where an active region pattern 1 and a gate electrode pattern 2 are not provided among regions arranged with a circuit pattern, so that the gate electrode circumferential edge length per unit area of the total of the gate electrode pattern 2 and the gate electrode dummy pattern 4 is set within a specified range.例文帳に追加

回路パターンの配置領域のうち、活性領域パターン１及びゲート電極パターン２が設けられていない空き領域３に、短冊状又は線状のゲート電極ダミーパターン４を挿入し、それによってゲート電極パターン２とゲート電極ダミーパターン４との合計の単位面積当たりのゲート電極周縁長が所定の範囲に設定されるようにする。 - 特許庁

The gate electrode 12 composing the TFT is made into a flat and non-linear shape and is placed on the polycrystalline thin film 3, so that either one of the ends of the gate electrode does not overlap with the grain boundary.例文帳に追加

ＴＦＴを構成するゲート電極１２を、多結晶薄膜３上において平面的に直線状でない形状に配置することにより、いずれか一方の電極端については粒界と重ならないようにする。 - 特許庁

The photolithographic processes of the present method comprise only three steps of forming the linear light shielding bodies, forming the polycrystalline silicon thin film and forming the gate electrode.例文帳に追加

本方法におけるフォトリソグラフィー工程は、線状遮光体形成、多結晶シリコン薄膜形成、ゲート電極形成、の３工程のみとなる。 - 特許庁

A gate apparatus has a linear passage 4, which is formed, for example, between a pair of wall bodies 2a, 2b arranged in parallel with each other at a predetermined interval.例文帳に追加

直線状の通路４を有し、この通路は、間隔を隔てて、例えば平行に配置された一対の壁体２ａ、２ｂ間に形成されている。 - 特許庁

Gate signal lines 6 and source signal lines 7 arranged on a glass substrate 1 are connected with an inner short circuit line 5 at the ends via non-linear elements 13.例文帳に追加

ガラス基板１に設けられたゲート信号線６とソース信号線７は一端において非線形素子１３を介して内部短絡線５と接続している。 - 特許庁

The depth of a p-base region, between R-S which corresponds to the circular-arc section of the gate electrode 38, is shallower than the depth of a p-base region between Q-R which corresponds to the linear section of the gate electrode 38 in cross-section configurations in cutting-plane lines Q-R-S passing the gate electrode 38.例文帳に追加

ゲート電極３８を通る切断線Ｑ−Ｒ−Ｓにおける断面構成において、ゲート電極３８の弧状部分に対応するＲ−Ｓ間のｐベース領域の深さは、ゲート電極３８の直線状部分に対応するＱ−Ｒ間のｐベース領域の深さよりも浅い。 - 特許庁

The reverse conducting IGBT having many linear gate electrodes is characterized in that the dotted diode cathode regions on the reverse surface of the device chip have a nearly uniform XY lattice-shaped distribution, and a Y-directional lattice constant is made longer than an X-directional lattice constant parallel with the linear gate electrodes.例文帳に追加

本願発明は、多数の線状ゲート電極を有する逆導通型ＩＧＢＴにおいて、デバイスチップの裏面のドット状ダイオードカソード領域をほぼ一様なＸＹ格子状分布とするとともに、Ｙ方向の格子定数を線状ゲート電極と平行なＸ方向の格子定数よりも長くしたものである。 - 特許庁

The imaging apparatus controls to alternately repeat a logarithmic operating period for obtaining a logarithmic-converted photoelectric conversion signal with the gate potential ϕ_R of a first transistor set to a first level and a linear operating period for obtaining a linear photoelectric conversion signal with the gate potential ϕ_R of the first transistor set to a second level.例文帳に追加

第１トランジスタのゲート電位φ_Rを第１レベルに設定して対数変換された光電変換信号を得る対数型動作期間と、上記第１トランジスタのゲート電位φ_Rを第２レベルに設定してリニア型の光電変換信号を得るリニア型動作期間とを、交互に繰り返す制御を行う。 - 特許庁

With this configuration, the shield gate reduces the capacitance between the active gate and the drain, so that the operation ability of the MOSFET at a high frequency is improved both in operation in a linear range and operation as a switching device.例文帳に追加

この構成により、シールドゲートがアクティブゲートとドレインの間のキャパシタンスを減少させるので、リニアレンジにおいて作動する場合でもスイッチングデバイスとして作動する場合でも、ＭＯＳＦＥＴの高周波での作動能力が向上する。 - 特許庁

A CCD linear sensor includes a sensor array 110, a lead out gate portion 120, and a horizontal register portion 103 provides a clock wiring 131 on an upper area of the horizontal register portion 130.例文帳に追加

センサ列１１０、リードアウトゲート部１２０、水平レジスタ部１３０を有するＣＣＤリニアセンサで、水平レジスタ部１３０の上部領域にクロック配線１３１を設ける。 - 特許庁

The linear gate 7A outputs the γ-ray detection signals from the delay circuit 6A to a summing amplifier 8 when the γ-ray detection signals is input from the pulse height discriminator 5A.例文帳に追加

リニアゲート７Ａは、波高弁別器５Ａからγ線検出信号を入力したときに、遅延回路６Ａからのγ線検出信号を加算増幅器８に出力する。 - 特許庁

The γ-ray detection signals output from the radiation detector 1B are processed similarly by the pulse height discriminator 5B and the linear gate 7B, and input into the summing amplifier 8.例文帳に追加

放射線検出器１Ｂから出力されたγ線検出信号が、波高弁別器５Ｂ及びリニアゲート７Ｂで同様に処理され、加算増幅器８に入力される。 - 特許庁

To stably achieve an entire optical 3R signal regeneration function even if a change in an external environment is generated such as the peripheral temperature fluctuation of a NOLM (Non-linear Optical Loop Mirror) functioning as an optical gate circuit.例文帳に追加

光ゲート回路として機能するNOLMの周辺温度変動等の外部環境の変化が生じても、全光3R信号再生機能を安定的に実現する。 - 特許庁

The movable gate type field effect transistor 1 includes a plurality of linear source electrodes 17 and a plurality of drain electrodes 18 which are alternately disposed substantially in parallel.例文帳に追加

複数の直線状のソース電極１７と複数のドレイン電極１８とが略平行であって交互に配置される可動ゲート型電界効果トランジスタ１とした。 - 特許庁

By passing the molten metal M through the back pressure chamber 6 and the back pressure releasing chamber 7 at the position immediately before the gate part 4, the linear motion energy by the inertia of the molten metal M itself is lost, and the molten metal M is uniformly injected from the gate part 4 to the product shape part 3.例文帳に追加

ゲート部５の直前位置にて溶湯Ｍを背圧室６や背圧開放室７を通過させることにより、溶湯Ｍ自体の慣性による直進エネルギーを消失させて、ゲート部４から製品形状部３に対して均等に溶湯Ｍを噴出させる。 - 特許庁

The voltage conversion circuit 20 is composed of a diode-connected Vt-offset MOS transistor 21, and a linear resistance MOS transistor M22 which has its gate connected to a gate control circuit 6 and its drain and source connected in series to the Vt-offset MOS transistor 21.例文帳に追加

電圧変換回路２０は、ダイオード接続されたＶｔ相殺ＭＯＳトランジスタ２１と、ゲートがゲート制御回路６に接続され、ドレイン及びソースが、Ｖｔ相殺ＭＯＳトランジスタ２１と直列に接続された線形抵抗ＭＯＳトランジスタＭ２２とにより構成される。 - 特許庁

Therefore, the non-linear amplifier circuit is designed to superlinearly reduce the gate-source voltage with respect to increase of the input voltage, thereby obtaining superlinear characteristics without complicating circuit configuration.例文帳に追加

従って、入力電圧の上昇に対し、このゲート−ソース間電圧がスーパーリニアに減少するように設計すれば、回路構成を複雑化せずにスーパーリニア特性が得られる。 - 特許庁

Further, the gate electrode is formed with a linear mask pattern, so that a sufficient overlapping margin can be obtained as compared with a conventional contact or bar pattern.例文帳に追加

また、ライン形態のマスクパターンを利用してゲート電極を形成することによって、従来のコンタクト形態やバー形態のパターンに比べてオーバーラップマージンを十分に確保することができる。 - 特許庁

The overflow drain portion 140 for discharging an extra charge of the horizontal register portion 130 is arranged to a side opposed to the linear out gate portion 120 of the horizontal register portion 130.例文帳に追加

そして、水平レジスタ部１３０のリードアウトゲート部１２０の反対側の側部に、水平レジスタ部１３０の余剰電荷を排出するためのオーバーフロードレイン部１４０が配置する。 - 特許庁

In a linear image sensor provided with shutter structure between photodiode strings 1a and 1b, a shutter drain 6 is provided under a shutter gate electrode 5 constituting the shutter structure.例文帳に追加

フォトダイオード列１ａ，１ｂ間にシャッター構造を設けたリニアイメージセンサにおいて、前記シャッター構造を構成するシャッターゲート電極５の下部にシャッタードレイン６を設けることを特徴とする。 - 特許庁

To prevent size valuation due to difference in a mask pattern layout when a linear pattern of a gate electrode/wiring or metal-wiring of a MOS transistor.例文帳に追加

ＭＯＳ型トランジスタのゲート電極・配線又はメタル配線等のライン状パターンを形成するときに、マスクパターンレイアウトの違いに起因して寸法ばらつきが生じることを防止する。 - 特許庁

In this fabrication method of a thin-film transistor, where a gate electrode is formed on an insulation surface, a gate insulation film is formed, a non-single crystalline semiconductor film is formed and the non-single crystalline semiconductor film is crystallized by being subjected to irradiation with laser beam of linear irradiation cross section, the gate electrode 17 is provided above the crystallized part via the gate insulating film 16.例文帳に追加

絶縁表面上にゲート電極を形成し、ゲート絶縁膜を形成し、非単結晶半導体膜を形成し、照射断面が線状のレーザー光を照射して前記非単結晶半導体膜を結晶化する薄膜トランジスタの作製方法であって、前記ゲート電極１７は、前記ゲート絶縁膜１６を介して前記結晶化された部分の上方に設けられていることを特徴とする。 - 特許庁

A resistance element with a fixed value and operation characteristics of the transistor represented as the source voltage which varies with time are represented while divided into a linear area wherein the current increases with variation of the gate potential and the saturation area wherein the gate potential is constant and the current gradually decreases.例文帳に追加

固定値の抵抗素子と、時間に対して変化する電源電電圧で表す前記トランジスタの動作特性を、ゲート電位の変化で電流が増加する直線領域とゲート電位一定で電流が漸減する飽和領域とに分けて表現するものである。 - 特許庁

To prevent the generation of defective picture elements and the occurrence of linear defects by adopting a wiring structure wherein a gate of a drive transistor and a cathode of an organic EL device are hardly electrically short-circuited in a picture element.例文帳に追加

駆動用トランジスタのゲートと有機ＥＬ素子のカソードとが画素内で電気的にショートしにくい配線構造を採用し、欠陥画素や線状の欠陥が発生しないようにすること。 - 特許庁

Each array is provided with transfer gates 91-96 that are switched on/off with the output of a linear control circuit and a test signal TEST so as to monitor the gate level of each FET switch from a monitor terminal MO.例文帳に追加

リニア制御回路の出力とテスト信号ＴＥＳＴでオンオフされるトランスファーゲート９１〜９６を各アレイに設け、モニター端子ＭＯからＦＥＴスイッチのゲート電位をモニターできるようにする。 - 特許庁

The linear feedback shift register (LFSR) component includes a feedback logic circuit, decomposed into multiple stages, to realize the maximum inter-latch operational waiting time of a single gate delay, regardless of the size of the LFSR.例文帳に追加

線形フィードバック・シフト・レジスタ（ＬＦＳＲ）コンポーネントは、多数ステージに分解したフィードバック論理回路を含み、ＬＦＳＲのサイズに無関係に、１ゲート遅延という最大ラッチ間動作待ち時間を実現する。 - 特許庁

To obtain a practically effective linear image sensor which can shorten an information reading time with a low resolution, and can prevent a cost increase by reducing the number of gate pulse wiring lines.例文帳に追加

低解像度で情報を読み込むときの時間を短縮することができ、かつ、ゲートパルス配線数を減少させることにより半導体チップコストの増大を防ぎ実用的に有効なリニアイメージセンサを得る。 - 特許庁

To provide an inexpensive MOSFET having a more satisfactory maximum current and mutual conductance with respect to linear amplification and having the product of lower on-resistance and a gate charge with respect to high frequency switching.例文帳に追加

線形増幅に対してより良好な最大電流及び相互コンダクタンスを有し、高周波数スイッチングに対してより低いオン抵抗とゲート電荷との積を有する低コストのMOSFETを提供する。 - 特許庁

The manifold 1 constituting a hot runner system for plastic molding is sectioned at least into a nozzle block 11, linear blocks 12, branch blocks 13 and gate blocks 14 according to parts of a resin passage 3.例文帳に追加

プラスチック成形のホットランナ−システムを構成するマニホ−ルド１において、樹脂流路３の部位別に少なくとも、ノズルブロック１１、直線ブロック１２、分岐ブロック１３、ゲートブロック１４にブロック化されている。 - 特許庁

By having the electrode of the non-linear element connected to a scanning line or a signal line, and the first wiring layer or the second wiring layer of the non-linear element for applying a potential to the gate electrode is directly connected to the electrode layer, stable operation by reduction in the connection resistance and reduction of occupied area of a connection portion are attained.例文帳に追加

非線形素子のゲート電極を走査線又は信号線と接続し、ゲート電極の電位を印加するための非線形素子の第１配線層又は第２配線層とゲート電極層の接続を直接接続することで、接続抵抗の低減による安定動作と接続部分の占有面積の縮小を図る。 - 特許庁