「logic-level」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The logic circuit part is not provided with any wiring layer at the portion in the same level as that of the drain/drain connection layers 31a and 31b.例文帳に追加

ロジック回路部は、ドレイン−ドレイン接続層３１ａ、３１ｂと同じレベルの位置に、配線層を有さない。 - 特許庁

One of the pull-down devices is singularly strong enough to bring an output lead to a non-emphasis logic low level.例文帳に追加

プルダウン装置の一方は単独で出力リード線を非エンファシス論理ローのレベルに引き下げる強さがある。 - 特許庁

Also, the output sentence is generated by reversely using the paraphrase from the input sentence to a sentence at a symbolic logic expression level.例文帳に追加

また、入力文から記号論理式レベルの文への言い換えを逆用して、出力文生成を実現する。 - 特許庁

Also, an operation is performed to simplify the logic of the branch condition of the cycle level model on the basis of a simulation profile.例文帳に追加

また、シミュレーションプロファイルを基に、サイクルレベルモデルの分岐条件の論理を簡単化するように動作する。 - 特許庁

Physically, the high level register bank is placed closer to functional logic which receives inputs from the registers.例文帳に追加

物理的には、高レベルのレジスタ・バンクが、そのレジスタから入力を受ける機能的ロジックに近接して設けられる。 - 特許庁

To stably convert the voltage level of logic signals at a high speed even when input signals are at a low voltage.例文帳に追加

入力信号が低電圧でも、安定かつ高速に、論理信号の電圧レベルを変換できるようにする。 - 特許庁

The logic circuit 2 maintains high-level status, holding the captured magnetic quantum, when the set pulse S is input in it.例文帳に追加

論理回路２は、セットパルスＳが入力されると捕獲した磁束量子を保持して高レベル状態を維持する。 - 特許庁

A buffer 1 detects the logic level of an input signal 101 and outputs a signal 102 which is waveform-shaped.例文帳に追加

バッファ１は、入力信号１０１の論理レベルを検出して波形整形した信号１０２を出力する。 - 特許庁

There are also two clock signals(Φ1 and Φ2) appearing on the I/O backplane that use a +12V logic level 例文帳に追加

入出力バックプレーン上には,+12Vロジックレベルを使用している2種類のクロック信号(Φ1及びΦ2)も表示される - コンピューター用語辞典

converting high level descriptions of digital hardware written in a computer hardware description language to an actual logic network 例文帳に追加

ある計算機ハードウェア記述言語で書かれたディジタルハードウェアの高水準記述を実際の論理網に変換する - コンピューター用語辞典

This system is constituted so as to generate a logic of a scan path at a VHDL level based on definition information on the scan path (#8).例文帳に追加

スキャン・パスの定義情報に基づいて、ＶＨＤＬレベルのスキャン・パスのロジックを生成するようにした（＃８）。 - 特許庁

The microcomputer, when started, sets the input/output port to input to read a voltage input into the input/output port, and sets the output logic of the input/output port to positive logic if the voltage read is a low level or sets the output logic of the input/output port to negative logic if the voltage read is a high level.例文帳に追加

マイクロコンピュータが、起動時に入出力ポートを入力に設定してその入出力ポートに入力される電圧を読込み、この読込み電圧が低レベルの場合に入出力ポートの出力論理を正論理に設定し、読込み電圧が高レベルの場合に入出力ポートの出力論理を負論理に設定する。 - 特許庁

A level shift circuit block constituted by providing a difference in the respective level shift amounts of a level shift circuit 11 and the level shift circuit 12 is made to correspond to the respective thresholds of multi-valued signals and the output of the level shift circuit block is discriminated in a direct logic circuit 19.例文帳に追加

レベルシフト回路１１とレベルシフト回路１２のそれぞれのレベルシフト量に差を待たせて構成したレベルシフト回路ブロックを多値信号のそれぞれの閾値に対応させ、レベルシフト回路ブロックの出力を直接論理回路で判別できるようにする。 - 特許庁

As the auxiliary gate logic is composed of logic gates smaller than the standard cell logics, production economy following a standard cell ASIC array is possible, and as only an uppermost metal level is unrequired for changing, it is possible to repair economically and promptly logic errors and to realize changes of logic functionality.例文帳に追加

予備ゲート論理は標準のセル論理よりも少ない論理ゲートからなるので、標準セルＡＳＩＣアレイに伴う生産の経済性が可能になり、最上位金属レベルしか変更不要なので、経済的かつ迅速に論理エラーを修理し、論理機能性の変更を実現できる。 - 特許庁

A clock control unit 102 produces a control signal SS-CONT at a first substantially steady state logic level indicative of a sleep mode and at a second substantially steady state logic level indicative of a normal mode.例文帳に追加

クロック制御部１０２は、実質的に定常状態の第１論理レベルにおいてスリープモードを示し、実質的に定常状態の第２論理レベルにおいて通常モードを示す制御信号ＳＳ−ＣＯＮＴを生成する。 - 特許庁

A first current controller feeds a current to an output node in response to a first logic level of a first signal and buffers an input voltage to provide an output on the output node in response to a second logic level of the first signal.例文帳に追加

第１電流制御部は、第１信号の第１論理レベルに応答して電流を出力ノードに供給し、第１信号の第２論理レベルに応答して入力電圧をバッファリングして出力ノードに出力する。 - 特許庁

Thereby, the transistor Qn6 or Qn7 is turned on by the other side or one side of the bit lines being in a logic 'H' level, a data line of one side or the other side of data lines being in a logic 'L' level is dropped to ground potential at high speed.例文帳に追加

これにより、論理「Ｈ」レベルである他方または一方のビット線によりそれぞれトランジスタＱｎ６またはＱｎ７がオンとなり、論理「Ｌ」レベルである一方または他方のデータ線が接地電圧にまで高速に引き下げられる。 - 特許庁

An address signal is inputted to the address latch circuit 4 in a period when the bit line pre-charge signal is at a first logic level, and an address signal inputted to the address latch circuit 4 is held in a period when the bit line pre-charge signal is at second logic level.例文帳に追加

ビット線プリチャージ信号が第１論理レベルの期間にアドレスラッチ回路４にアドレス信号が入力され、ビット線プリチャージ信号が第２論理レベルの期間にアドレスラッチ回路４に入力されたアドレス信号が保持される。 - 特許庁

A divider/gate circuit 108 produces a gate signal 110 that is at a substantially steady state null level when the control signal SS-CONT is at the first logic level and that oscillates at a local clock frequency when the control signal SS-CONT is at the second logic level.例文帳に追加

分周ゲート回路１０８は、制御信号ＳＳ−ＣＯＮＴが第１論理レベルのときに、実質的に定常状態のヌルレベルとなり、制御信号ＳＳ−ＣＯＮＴが第２論理レベルのときに、ローカルクロック周波数で振動するゲート信号１１０を生成する。 - 特許庁

In the case of layout while making the capacity of the power supply corresponding to a logic gate in order to suppress the generation of power supply noise in the logic gate, the capacity of the power supply determined based on a predetermined basic level related to the operation of the logic gate other than driving load capacity of the logic gate is laid out in accordance with the logic gate.例文帳に追加

ロジックゲートでの電源ノイズの発生を抑制するため、ロジックゲートに電源容量を対応させてレイアウトする際に、予め定められたロジックゲートの動作に関する判定基準であって、ロジックゲートの駆動負荷容量以外の判定基準に基づいて決定した容量を有する電源容量を、ロジックゲートに対応させてレイアウトする。 - 特許庁

The level shift circuit 1 includes an XOR gate 60 for detecting that the logic level of an input signal IN (to be exact, level shift signal A) becomes the same as that of an inverted signal B at the level shift of the output signal OUT as an abnormal operation in the level shift circuit 1.例文帳に追加

レベルシフト回路１は、入力信号ＩＮ（正確にはレベルシフト信号Ａ）及び反転信号Ｂの論理レベルが出力信号ＯＵＴのレベルシフト時に同一の論理レベルとなることを当該レベルシフト回路１の動作異常として検出するＸＯＲゲート６０を備える。 - 特許庁

To provide a system for transistor level measurement of circuit timing information directly related to switching (logic transitions) of transistors.例文帳に追加

トランジスタの切り替え（論理遷移）に直接関係する回路タイミング情報を、トランジスタ・レベルで測定するシステムを提供する。 - 特許庁

Accordingly, an output expectation DOUT outputted from the output control logic primitive OPR is made to be in the infinite level.例文帳に追加

よって出力制御論理プリミティブＯＰＲから出力される出力期待値ＤＯＵＴは不定レベルとされる。 - 特許庁

A first hypervisor provides a first virtualization level while allowing a plurality of logic sections to share a set of resources.例文帳に追加

第１のハイパーバイザが、複数の論理区画がリソースのセットを共有できるようにして、第１の仮想化レベルを提供する。 - 特許庁

To enable production according to the same wire-bonding program, irrespective of the logic level of input data which are given to electronic components.例文帳に追加

電子部品に与える入力データの論理レベルに関係なく、同一のワイヤボンディングプログラムによる生産を可能とする。 - 特許庁

A noninverting signal and an inverting signal in pairs whose logic level is inverted to each other are applied to the wires a1, ..., b1, ....例文帳に追加

各配線ａ１…、ｂ１…には、互いに論理レベルが反転した正信号及び反信号の対がそれぞれ供給される。 - 特許庁

When the level of the recording command signal restores to a logic 0, the buffer memory 2 repetitively reproduces the video signal having been recorded.例文帳に追加

記録指令信号が論理０に戻ると、バッファメモリ２は、先に記録された映像信号の繰返し再生を行う。 - 特許庁

To realize a waveform display device which can check easily a relation between a wave amplitude value and a logic level.例文帳に追加

波形の振幅値とロジックレベルとの関係を容易に確認することができる波形表示装置を実現することにある。 - 特許庁

Dummy data are inserted into input data D1 so as to forcibly switch the logic level of the input data D1 (4).例文帳に追加

本発明は、入力データＤ１にダミーデータを介挿して（４）入力データＤ１の論理レベルを強制的に切り換える。 - 特許庁

The logic level of the first through the m-th test data are changed sequentially, in synchronization with the clock signal.例文帳に追加

前記第１ないし第ｍテストデータは、前記クロック信号に同期されて順次にテストデータの論理レベルが反転される。 - 特許庁

By using a designing tool, the boundary cells are inserted into the boundary regions after a logic circuit level net list is generated.例文帳に追加

設計ツールを使用して、論理回路レベルのネット・リストを生成した後に、境界セルを境界領域に挿入する。 - 特許庁

The data held in the data register 50j is amplified to the prescribed logic level by inverters 91, 92 of a data buffer 90j.例文帳に追加

データレジスタ５０_ｊに保持されたデータは、データバッファ９０_ｊのインバータ９１，９２で所定の論理レベルに増幅される。 - 特許庁

To stabilize an output level by changing a resonance frequency of noise to suppress the effect thereof in a CML (current mode logic) circuit.例文帳に追加

ＣＭＬ回路において、ノイズの共振周波数を変更してその影響を抑え、出力レベルを安定化させる。 - 特許庁

To provide a technology of decreasing a minimum voltage of a battery power supply at which a signal output circuit outputs a signal with a prescribed logic level.例文帳に追加

信号出力回路が所定の論理レベルの信号を出力できる電池電源の最低電圧を下げる。 - 特許庁

For inspecting a continuity state of a wiring 3 between integrated circuits 1 and 2, a plurality of logic circuits 11a and 11b for detecting a logic level of a potential of a terminal 4 are set.例文帳に追加

集積回路１，２間の相互配線３の接続状態を検査するために、端子４の電位の論理レベルを検出する論理回路１１ａ，１１ｂを複数個設けている。 - 特許庁

To provide a level shift circuit which constitutes a circuit for delivering a signal from a logic circuit of a low power supply voltage to a logic circuit of a high power supply voltage at a low consumption current in a small area.例文帳に追加

低い電源電圧の論理回路から高い電源電圧の論理回路へ信号を授与する回路を低消費電流で、小面積に構成するレベルシフト回路を提供する。 - 特許庁

The decision block provides an output that is at the same logic level as that of the previous output of the decision block, when the two data inputs are not at expected logic levels during normal operating conditions.例文帳に追加

正常動作状態の間、２つのデータ入力が期待論理レベルではない場合、決定ブロックは以前の決定ブロックの出力と同じ論理レベルである出力を提供する。 - 特許庁

When the m-th bit of the original impedance control signal is logic level 1, the 1st bit of the impedance control signal is set to a low or a high level according to an impedance fine-adjustment signal.例文帳に追加

原インピーダンス制御信号の第ｍビットが論理“１”のとき、インピーダンス制御信号の第１ビットを、インピーダンス微調整信号に従いロウ又はハイレベルとする。 - 特許庁

The system voltage is set to a level equal to a high level logic stage of a data signal from a data transmission bus and received by the input/output buffer.例文帳に追加

システム電圧は、入出力バッファによって受信されるデータ伝送バスからのデータ信号の高電圧論理状態と等しい信号強度に設定される。 - 特許庁

When the logic level of a CE* terminal of a flash ROM 2 becomes L level in read access, as the low-speed device, the flash ROM 2 outputs read data soon.例文帳に追加

リードアクセスにおいて、フラッシュＲＯＭ２のＣＥ^* 端子の論理レベルがＬレベルになると、低速デバイスとしてのフラッシュＲＯＭ２は、しばらくしてからリードデータを出力する。 - 特許庁

When altered second function-level logical data are inputted (S10) and the information on cells usable for logic synthesis is inputted (S11), logic synthesis is performed on the second function-level logical data inputted in the step S10 by using the information on cells usable for logic synthesis inputted in the step S10 (S12).例文帳に追加

変更後の第２の機能レベルの論理データの入力（Ｓ１０）と、論理合成に使用可能なセルについての情報の入力（Ｓ１１）により、処理Ｓ１１で入力した論理合成の使用可能セル情報により、処理Ｓ１０で入力の第２の機能レベルの論理データを論理合成する（Ｓ１２）。 - 特許庁

A push-pull section C33a generates an output signal S2 with the same logic as that of a logic signal S1 from an input terminal 35 and an output signal S2' with the inverted logic based on the received voltage for the 'H' level and the 'L' level and outputs the signals from a 1st output terminal 32 and a 2nd output terminal 34.例文帳に追加

プッシュ・プル部Ｃ３３ａでは，供給された”Ｈ”レベル用の電圧及び”Ｌ”レベル用の電圧を基に入力端子３５からの論理信号Ｓ１の同一論理の出力信号Ｓ２と反転論理の出力信号Ｓ２’とを形成して，第１出力端子３３と第２出力端子３４とから出力する。 - 特許庁

Assuming the LOW level voltage at which the protective diode 13 operates is Vmin, the logic GND is VSS, and the LOW level voltage of clock signal and image data signal is Vpl, a logic signal is transferred to the recording head such that a following relation is satisfied; Vmin<Vpl<VSS.例文帳に追加

保護ダイオード１３が動作するＬＯＷレベル電圧をＶｍｉｎ、ロジックＧＮＤをＶＳＳ、クロック信号及び画像データのＬＯＷレベル電圧をＶｐｌとした時、Ｖｍｉｎ＜Ｖｐｌ＜ＶＳＳの関係を満たすように記録ヘッドにロジック信号が転送される。 - 特許庁

When MCU 93 of the battery pack 9 sets the logic level of the voltage in the discharge control signal to High (discharge permission), a transistor Q4 is turned ON and the logic level of the voltage in the signal terminals 11C, 12C is set to Low.例文帳に追加

バッテリパック９のＭＣＵ９３が放電制御信号における電圧の論理レベルをＨｉｇｈに設定（放電許可）すると、トランジスタＱ４がＯＮし、信号端子１１Ｃ，１２Ｃにおける電圧の論理レベルがＬｏｗに設定される。 - 特許庁

A column selection signal YS (a first signal) is supplied to a gate of the transistor Q10, and the column selection signal YS changes between a first logic level that keeps the transistor Q10 in a nonconductive state and a second logic level that leads the transistor Q10 to a conductive state.例文帳に追加

トランジスタＱ１０のゲートにカラム選択信号ＹＳ（第１の信号）が供給され、カラム選択信号ＹＳがトランジスタＱ１０を非導通に保つ第１の論理レベルと導通方向に導く第２の論理レベルとの間で変化する。 - 特許庁