「logic-level」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

When communication data are at a logic H level, the controller 110 generates and outputs the same signal as a first PWM signal as a second PWM signal; and when communication data are at a logic L level, the controller generates and outputs, as a second PWM signal, a signal in which a first PWM signal has been delayed by a predetermined delay time.例文帳に追加

制御装置１１０は、通信データが論理Ｈレベルである場合には、第１ＰＷＭ信号と同一の信号を第２ＰＷＭ信号として生成し出力する一方、通信データが論理Ｌレベルである場合には、第１ＰＷＭ信号を所定の遅延時間だけ遅延させた信号を第２ＰＷＭ信号として生成・出力する。 - 特許庁

The logic device 20 controls the voltage level of the second n-type doped region 28 by using the second gate 30, generates channel hot hole or channel hot electron in the p-type substrate 22 by controlling the voltage level of the first gate 24, changes a threshold voltage of the first gate 26 by using the channel hot hole or channel hot electron, and changes data stored in the logic device 20.例文帳に追加

ロジックデバイス２０は第二ゲート３０を利用して第二Ｎ型ドープ領域２８の電圧レベルを制御し、第一ゲート２４の電圧レベルを制御してＰ型基板２２にチャンネルホットホールまたはチャンネルホットエレクトロンを発生し、該チャンネルホットホールまたはチャンネルホットエレクトロンを利用して第一ゲート２６の閾値電圧を変え、ロジックデバイス２０に貯蔵されるデータを変える。 - 特許庁

The operating speed can be increased by setting the threshold of one of P-channel transistor and N-channel transistor into which net work information of a logic circuit is inputted, which detect critical path included in the net work and compose, at least one logic gate included in the critical path to a low level.例文帳に追加

論理回路のネット情報を入力し、このネットに含まれるクリティカルパスを検出し、クリティカルパスに含まれる少なくとも一つの論理ゲートを構成するＰチャネルトランジスタ、Ｎチャネルトランジスタのいずれか一方の閾値を低く設定することで、高速化される。 - 特許庁

Further, if an input/output instruction appears during the execution of the tested instruction group by the logic simulator 5, the logic simulator 5 issues the input/output instruction to the instruction level simulator 2, which executes the input/output instruction.例文帳に追加

さらに、論理シミュレータ５での試験対象命令群の実行中に入出力命令が出現した場合に、論理シミュレータ５から命令レベルシミュレータ２へ入出力命令を発行し、命令レベルシミュレータ２で入出力命令を実行する構成としている。 - 特許庁

This data receiver is held stable without any fluctuation in the level of the reference voltage and outputs the logic level based upon the result of the comparison of the input data with the reference voltage, so that no DC electric power is consumed for the operation of the data receiver.例文帳に追加

本発明のデータ受信機は基準電圧のレベルが変動なしに安定的に維持され、入力データを基準電圧と比較した後でその結果により該当ロジックレベルを出力し、データ受信機の動作上ＤＣ電力消耗が起きない。 - 特許庁

A sense amplifier is connected to the true bitline and the complementary bitline, and the sense amplifier amplifies a small voltage difference between the true bitline and the complementary bitline as a full level signal of a prescribed high and low logic voltage level.例文帳に追加

センス増幅器が真ビットラインおよび相補ビットラインに結合され、このセンス増幅器は、真ビットラインと相補ビットラインの間の小さな電圧差を、所定のハイおよびロー論理電圧レベルのフル・レベル信号に増幅するように構成されている。 - 特許庁

A programmable logic controller (60) receives the level detection signal (66), and controls at least partially the inlet valve (22) based on the received level detection signal, and thereby controls the flow of the material (M) into the material inlet (24).例文帳に追加

プログラム可能な論理制御器（６０）はレベル検出信号（６６）を受信し、少なくとも部分的にこの受信したレベル検出信号に基づいて入口弁（２２）を制御し、これにより材料入口（２４）内への材料（Ｍ）の流れを制御する。 - 特許庁

The serial communication function parts A4 and B4 detect binary logic signals which indicate whether the receiving level of optical signals from the opposite device, which is received by receivers of the optical modules A1 and B1, is equal or more than a specified level, and perform serial communication through transmission and receiving of the binary logical signals.例文帳に追加

また、光モジュールＡ１，Ｂ１内のレシーバで受光される対向装置からの光信号の受光レベルが規定レベル以上か否かを示す２値論理信号を検出し、該２値論理信号の送受によりシリアル通信を行う。 - 特許庁

In the semiconductor device, by setting of an inverting means implementing logical inverting of the standby level of a logical circuit according to input signal, using test mode signal the signal level supplied to a peripheral circuit can be altered between "L" and "H" without change of logic level output from a producing section of the standby signal.例文帳に追加

半導体装置では、論理回路のスタンバイレベルを入力信号に応じて論理反転させる反転手段を設る事により、スタンバイ信号の生成部が出力する論理レベルを変化させることなく、テストモード信号を用いて周辺回路に供給される信号レベルを“Ｌ”と“Ｈ”との間で変更することができる。 - 特許庁

A CPU 15 decides an emergency warning broadcast to be already made, based on logic circuit output signals at a level depending on whether the emergency warning broadcast starting flag outputted from the logic circuit 14 is detected, and synchronizing bits of TS packets are detected.例文帳に追加

サブＣＰＵ１５は、論理回路１４から出力される緊急警報放送起動用フラグが検出され、且つＴＳパケットの同期バイトが検出されるか否かに応じたレベルの論理回路出力信号に基づき緊急警報放送がなされていることを判定する。 - 特許庁

A ferroelectric memory having a first memory cell with a ferroelectric capacitor for storing a single logic level, a second memory cell with a pair of ferroelectric capacitors for storing complementary logic levels, and a twin sense amplifier connected to the first and second memory cells is produced.例文帳に追加

単一の論理レベルを記憶する強誘電体キャパシタを有する第１メモリセルと、相補の論理レベルを記憶する強誘電体キャパシタ対を有する第２メモリセルと、第１および第２メモリセルに接続されたツインセンスアンプとを有する強誘電体メモリが製造される。 - 特許庁

The signal level conversion circuit is connected between a first terminal connected to a first logic circuit activated at a first power supply voltage higher than a reference voltage and a second terminal connected to a second logic circuit activated at a second power supply voltage higher than the first power supply voltage.例文帳に追加

信号レベル変換回路は、基準電圧よりも高い第１電源電圧で動作する第１論理回路に接続される第１端子と、第１電源電圧よりも高い第２電源電圧で動作する第２論理回路に接続される第２端子との間に接続されている。 - 特許庁

To provide a logic notation library for a differential input circuit allowing logic expression including an input/output response characteristic according to a voltage level of an individual differential input signal in addition to an input/output response characteristic according to differential voltage between differential input signals in the differential input circuit.例文帳に追加

差動入力回路において、差動入力信号間の差電圧に応じた入出力応答特性に加えて、個々の差動入力信号の電圧レベルに応じた入出力応答特性を含んで、論理表現可能な差動入力回路の論理表記ライブラリを提供することである。 - 特許庁

The present invention relates to an apparatus comprising: a timer for detecting a logic level at an idle state; a flip-flop having at least one output terminals for switching a signal from one to the other by means of an external signal; and at least one or more of logic gates for inverting the external signal from the circuit.例文帳に追加

空運転でのロジックレベルを検出するためのタイマーと、外部信号によって、一方から他方へ信号を切り換えるための少なくとも１つの出力端子を有するフリップフロップと、回路からの外部信号を変換するための、少なくとも１つ以上のロジックゲートと、を備える装置。 - 特許庁

A 2nd latch section starts its operation depending on the result of an AND arithmetic operation between a clock at the input of the pulse signal and a signal resulting from inverting the logic level of the clock during the operation of the 1st latch section.例文帳に追加

第一ラッチ部の動作中にパルス信号入力時のクロックの論理レベルを反転下信号との論理積演算の結果に応じて第二ラッチ部が動作開始する。 - 特許庁

A determination circuit LT of the function switching part 14 outputs a logic level according to the difference between current values carried to the program elements MC1 and MC2.例文帳に追加

機能切替部１４の判定回路ＬＴは、パワーオン時の電源電圧が上昇する期間に、プログラム素子ＭＣ１、ＭＣ２にそれぞれ流れる電流値の差に応じた論理レベルを出力する。 - 特許庁

As data whose logic level at the tmie of existence of a leakage current is fixed is read by the change of bit line voltage due to the leakage current, existence of a minute leak current can be detected.例文帳に追加

このリーク電流によるビット線電圧の変化により、リーク電流存在時論理レベルが固定されたデータが読出されるため、微小リーク電流の存在を検出することができる。 - 特許庁

These light receiving circuits are arranged on a screen like a matrix and the incident position of light emitted from an instruction part is detected on the basis of the logic level output from each light receiving circuit.例文帳に追加

この受光回路が画面上にマトリックス状に配置され、受光回路から出力される論理レベルに基づいて指示部から発せられる光の入射位置が検出される。 - 特許庁

When the measured temperature is less than the lowest operational temperature threshold of the component, a temperature control logic initiates pre-heating to raise the component's temperature to an operational level, utilizing a heating source.例文帳に追加

測定温度がコンポーネントの最低動作温度閾値よりも低い場合、温度制御ロジックは、加熱源を利用して、コンポーネントの温度を動作レベルまで上昇させるために予熱を開始する。 - 特許庁

A logic level determining part 24 generates sampling data by sampling a reception signal received by a data receiving part 23 in a time interval shorter than the period of the carrier of the reception signal.例文帳に追加

ロジックレベル判定部２４は、データ受信部２３により受信された受信信号を、そのキャリアの周期よりも短い時間間隔でサンプリングすることにより、サンプリングデータを生成する。 - 特許庁

The level shift circuit comprises a timing control circuit 1, a charging circuit 2, a discharging circuit 3, and an output signal generating circuit 6 including a voltage holding circuit 4 and a logic matching circuit 5.例文帳に追加

レベルシフト回路は、タイミング制御回路１と、充電回路２と、放電回路３と、電圧保持回路４と論理合わせ回路５とを有する出力信号生成回路６とを備えている。 - 特許庁

To provide a high-speed pulse polarity modulation circuit which realizes low power consumption and small size, and which can reduce the noise generated at a logic midpoint level as baseline of a bipolar pulse.例文帳に追加

低消費電力と小型化を実現し、両極パルスのベースラインとしての論理中点レベルに生ずるノイズを低減させて高速パルスの極性変調回路を提供する。 - 特許庁

When the slave card 40 is not mounted, a discharge circuit 13 outputs a low pulse to a signal line 61 and establishes the logic level of the mounting detection signal on the signal line 61.例文帳に追加

スレーブカード４０が実装されていないときには、ディスチャージ回路１３が信号線６１にローパルスを出力し、信号線６１上の実装検出信号の論理レベルを確定する。 - 特許庁

A toggle type flip-flop circuit receives the output signal of the logic gate, and outputs a signal which is inverted in logical level as a second clock signal each time the pulse signal having the prescribed width is detected.例文帳に追加

トグル型フリップフロップ回路は、論理ゲートの出力信号を受け、所定幅のパルス信号を検出するたびに、論理レベルが反転する信号を、第２クロック信号として出力する。 - 特許庁

To provide a display device which allows a circuit for applying driving voltage to an actuator part to operate at a signal level used in an ordinary logic circuit and realizes the miniaturization of a driving circuit system.例文帳に追加

アクチュエータ部に対して駆動電圧を印加する回路を一般の論理回路に用いられている信号レベルにて動作させることができ、駆動回路系の小型化を図る。 - 特許庁

To provide a logic circuit for shortening a design period of an LSI, reducing chip cost and preventing the occurrence of an operation mistake due to leakage during asynchronous checking by facilitating false path setting of timing constraint file needed during logic synthesis, and to provide a semiconductor design support device and semiconductor design support program for generating a gate level circuit from the logic circuit.例文帳に追加

論理合成時に必要となるタイミング制約ファイルのフォルスパス設定を容易にさせて、ＬＳＩの設計期間の短縮とチップコストの削減とを可能にするとともに、非同期チェック時における漏れによる作業ミスの発生を防止した論理回路を提供し、かかる論理回路からゲートレベル回路を生成する半導体設計支援装置および半導体設計支援方法を提供する。 - 特許庁

The A/D converter includes a track hold circuit 11, a reference voltage generation circuit 12, a switched capacitor circuit 12, a preamplifier 14 for amplifying voltage held by the switched capacitor circuit 13, a comparator 15 for generating a logic level corresponding to the output of the preamplifier 14, and an encoder 16 for converting the logic level into a binary code (n-bit digital output).例文帳に追加

このＡ／Ｄ変換器は、トラックホールド回路１１と、参照電圧生成回路１２と、スイッチドキャパシタ回路１３と、このスイッチドキャパシタ回路１３によりホールドされた電圧を増幅するプリアンプ１４と、このプリアンプ１４の出力に対応したロジックレベルを発生するコンパレータ１５と、このロジックレベルをバイナリコード（ｎビットデジタル出力）に変換するエンコーダ１６とを具備している。 - 特許庁

A motor driving circuit includes a voltage conversion circuit for outputting a predetermined first voltage if an inputted pulse signal has one logic level, and outputting a predetermined second voltage if the input pulse signal has the other logic level; and a driving control circuit for controlling the driving a motor coil on the basis of the first and second voltages to be outputted from the voltage conversion circuit.例文帳に追加

モータ駆動回路は、入力されるパルス信号が一方の論理レベルの場合は所定の第１電圧を出力し、前記パルス信号が他方の論理レベルの場合は所定の第２電圧を出力する電圧変換回路と、前記電圧変換回路から出力される前記第１及び第２電圧に基づいて、モータコイルの駆動を制御する駆動制御回路と、を備える。 - 特許庁

The digital data for inspection are changed so that the output from each output terminal has a high level in the two times of output; moreover, the other output has a low level in each of measurement of three times, and that logic is inverted with adjacent output terminal, for two times of output.例文帳に追加

また、この検査用デジタルデータは、３回の測定毎に、各出力端子からの出力が２回の出力でハイレベル、残りの出力でローレベルとなり、しかも、２回の出力では、隣接する出力端子と論理が反転するように、変化させる。 - 特許庁

After a logic part 2 of the micro-controller 1 writes a first check data 55H on an address for carrying out a diagnosis of an internal RAM 4, it writes a second check data AAH on a reversal address in which the highest level bit from the lowest level bit of the diagnosis address are reversed every by one bit.例文帳に追加

マイクロコントローラ１の論理部２は、内部ＲＡＭ４の診断を行うアドレスに第１チェックデータ５５Ｈを書き込んだ後、診断アドレスの最下位ビットから最上位ビットまでを１ビットずつ反転させた反転アドレスに第２チェックデータＡＡＨを書き込む。 - 特許庁

A level reduction detection circuit 102(102a, 102b) detects presence of an input signal of transversal equalizers 101a, 101b of each route, a logic arithmetic circuit 105 output a signal denoting whether or not a level of a synthesis signal is controlled to an amplifier 104 on the basis of the detection result.例文帳に追加

各ルートのトランスバーサル等化器の入力信号の有無をレベル低下検出回路１０２にて検出し、検出結果を基に論理演算回路１０５により、増幅器１０４に対し合成信号のレベルを制御するか否かの信号を出力する。 - 特許庁

In either of an inputting circuit, a shift registering circuit or a decoder circuit, based on a printing data signal inputted on a logic signal voltage level (VDD), a block selecting signal of a driving signal voltage level (VHT) and a heater driving signal corresponding to the selecting block are formed.例文帳に追加

入力回路、シフトレジスタ回路、デコーダ回路のいずれかにおいて、論理信号電圧レベル（VDD）で入力された印刷データ信号に基づいて、駆動信号電圧レベル（VHT）のブロック選択信号と当該選択ブロックに対応するヒータ駆動信号が生成される。 - 特許庁

The level shift portion (201) includes an output node (ITX), whose logical level is determined in timing slower than the assertion timing of the enable signal, and the output portion (202) includes active elements (Q11, Q13) that determine the output logic of the output portion, in a state where the enable signal is asserted, according to the logical level of the output node.例文帳に追加

上記レベルシフト部（２０１）は、上記イネーブル信号のアサートタイミングよりも遅いタイミングで論理レベルが確定される出力ノード（ＩＴＸ）を含み、上記出力部（２０２）は、上記イネーブル信号がアサートされた状態で、上記出力ノードの論理レベルに応じて上記出力部の出力論理を確定するための能動素子（Ｑ１１，Ｑ１３）を含む。 - 特許庁

In the case an input signal corresponding to an analysis object instruction included in input-output instruction information A2 is given to an RT level mode A1 in an operation start state to change the input signal, the RT level model A1 is analyzed until the RT level model A1 becomes an operation end state to extract the operation of the logic circuit block (processing B4).例文帳に追加

そして、入出力命令情報Ａ２に含まれる解析対象命令に対応する入力信号を動作開始状態にあるＲＴレベルモデルＡ１に与え、入力信号を変化させた場合、ＲＴレベルモデルＡ１が動作終了状態になるまで、ＲＴレベルモデルＡ１を解析して論理回路ブロックの動作を抽出する（処理Ｂ４）。 - 特許庁

When the first power supply voltage cannot drive level conversion circuits 611 and 612, the first voltage detection circuit 620 delivers a signal to this effect and the gate circuits 613 and 614 determine the output signal to such a logic as no current flow through the heater regardless of the signal level from the level conversion circuits 611 and 612.例文帳に追加

第１電源電圧がレベル変換回路６１１，６１２を駆動することができない電圧の時には、第１電圧検知回路６２０からその旨の信号が出力され、ゲート回路６１３，６１４は、レベル変換回路６１１，６１２からの信号値に関わらずヒータに電流が流れないような論理に出力信号を確定する。 - 特許庁

A pulse skip circuit of a logic circuit 3 outputs a skip signal and stops PWM signal output in a period when the PWM signal is not at Hi level after an output voltage VOUT rises and a voltage level of an error signal EAO of an error amplifier 8 falls below a voltage level of a triangular wave SLOPE.例文帳に追加

また、出力電圧ＶＯＵＴが上昇し、エラーアンプ８の誤差信号ＥＡＯの電圧レベルが低下して三角波ＳＬＯＰＥの電圧レベルよりも低くなり、ＰＷＭ信号がＨｉレベルとならない期間が発生すると、ロジック回路３のパルススキップ回路がスキップ信号を出力し、ＰＷＭ信号の出力を停止する。 - 特許庁

An output voltage of the pre-buffer 4 is fed to the output buffer 2 within a prescribed period after a logic level of digital data is changed and an input parasitic capacitance of the output buffer 2 is charged/discharged.例文帳に追加

デジタルデータの論理が変化してから所定期間内は、プリバッファ４の出力電圧が出力バッファ２に供給され、出力バッファ２の入力寄生容量の充放電が行われる。 - 特許庁

To provide a level conversion circuit, wherein a circuit at a side of a high voltage power supply is carelessly active even when a power supply at a low voltage side is decreased to a voltage at which a logic circuit cannot be activated.例文帳に追加

レベル変換回路において、低電圧側の電源が論理回路が動作できないほど低くなった場合でも、高電圧電源側の回路が不用意にアクティブとならないようにする。 - 特許庁

0 V/5 V sampling pulses outputted from logic circuits LOG_j are respective shifted to 10 V for a high potential side and -8 V for a low potential side by connected two stage level shifters LS1_j and LS2_j.例文帳に追加

論理回路ＬＯＧ_jから出力される０Ｖ／５Ｖのサンプリングパルスを、接続された２段のレベルシフタＬＳ１_j，ＬＳ２_jによって、高電位側を１０Ｖに、低電位側を−８Ｖにそれぞれシフトする。 - 特許庁

The control line CL is composed of, for example, a bus of AND logic, and when the MCTL is driven at 'L' level for a fixed time or more, the MD1-MDn detect it and perform hard reset operation to themselves.例文帳に追加

制御線ＣＬは、例えばＡＮＤ論理のバスとなっており、ＭＣＴＬがＣＬを一定時間以上‘Ｌ’レベルに駆動した際、ＭＤ１〜ＭＤｎは、これを検知して自身にハードリセット動作を行う。 - 特許庁

An alarm is emitted that a short circuit is caused at the load side, by outputting a prescribed logic level signal from the collector terminal of the switching transistor Q_1 to a controller 13.例文帳に追加

そして、スイッチングトランジスタＱ_１のコレクタ端子からコントローラ１１に対して所定の論理レベル信号を出力することで、負荷側に短絡が生じた旨（過電流が生じた旨）を報知する。 - 特許庁

A pixel 210 in a second display area 200 has a memory circuit 220, and is in an ON display state when one logic level is held in the memory circuit 220 and in an OFF display state when the other is held.例文帳に追加

第２表示領域２００の画素２１０は、メモリ回路２２０を有し、メモリ回路２２０に保持された論理レベルが一方である場合にオン表示となり、他方である場合にオフ表示となる。 - 特許庁

When the logic level of the selecting signal SEL is "0", a selection circuit 76 replaces data values of an input data signal Din and an output data signal Dout with "0" and writes them into the data RAM 74.例文帳に追加

選択回路７６は選択信号ＳＥＬの論理レベルが「０」の場合に、入力データ信号Ｄin及び出力データ信号Ｄoutのデータ値を「０」に置換してデータ用ＲＡＭ７４に書き込む。 - 特許庁

A write-in circuit writes data of logic opposite to that of data to be rewritten to the normal memory cell when the inversion signal shows the effective level, and writes the determination data showing false to the determination storage section.例文帳に追加

書き込み回路は、反転信号が有効レベルを示すときに、ノーマルメモリセルに再書き込みすべきデータと逆の論理のデータを書き込み、判定記憶部に偽を示す判定データを書き込む。 - 特許庁

Sampling pulses of 0V and 5V outputted from a logic circuit LOGj have their high-potential side shifted to 10V and their low-potential sides to-8V respectively by two series-connected stages of level shifts LS1j and LS2j.例文帳に追加

論理回路ＬＯＧ_j から出力される０Ｖ／５Ｖのサンプリングパルスを、直列接続された２段のレベルシフタＬＳ１_j ，ＬＳ２_j によって、高電位側を１０Ｖに、低電位側を−８Ｖにそれぞれシフトする。 - 特許庁