「logic-level」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Then, a logic control signal at H (high level) or L (low level) is input to the selected pair of control terminals 23 and a logic control signal at Z (high impedance) is input to other control terminals.例文帳に追加

そして、選択された制御端子２３の対にＨ（高レベル）又はＬ（低レベル）、その他の制御端子にＺ（ハイインピーダンス）の論理（ロジック）制御信号を入力する。 - 特許庁

To prevent the power consumption at processing from being differentiated by the difference of a logic level.例文帳に追加

論理レベルの違いにより処理時の消費電力に差が生じないようにする。 - 特許庁

When an ignition key is 'OFF' at the logic level inputted to a microcomputer, the increment of an IGOFF(ignition off) counter is made and, when the key is 'ON' at the logic level, the increment of an IGON(ignition on) counter is made.例文帳に追加

マイコンに入力される論理レベルで、オフであればＩＧＯＦＦ（イグニッションオフ）カウンタをインクリメントし、またオンであればＩＧＯＮ（イグニッションオン）カウンタをインクリメントする。 - 特許庁

During a suspended state, the wordline is maintained by a first logic 1 voltage level.例文帳に追加

待機状態の間、ワード線は、第１のロジック１電圧レベルに維持されている。 - 特許庁

Further, the length of the signal line is decided the reflection wave from the receiver reaches the driver when a drive signal to the driver is at a logic high level or a logic low level.例文帳に追加

また、信号線の長さは、ドライバーへの駆動信号がロジックハイレベル又はロジックローレベルのときに、レシーバーからの反射波がドライバーに到達するように決定される。 - 特許庁

In this way, the logical decision is made, based on the level signal within the logic circuit 2.例文帳に追加

このように、論理回路２内では、レベル信号に基づいて論理判定される。 - 特許庁

To provide a fault verification system for logic circuit which can perform fault verification at a function description level before logic composition by performing logic simulation at the function description level and analyzing a function description file.例文帳に追加

機能記述レベルでの論理シミュレーションを行うと共に、機能記述ファイルを解析し、論理合成を行う前の機能記述レベルでの故障検証が可能な論理回路の故障検証システムを提供する。 - 特許庁

To convert a level by using a logic gate at an output terminal of a function block in the inside of a chip, without the need for addition of a level shifter.例文帳に追加

レベルシフタを追加せずに、チップ内部の機能ブロック出力端の論理ゲートを用いてレベルを変換する。 - 特許庁

To provide a level conversion circuit that can surely be activated even if a voltage at a high logic level of input signals is low.例文帳に追加

入力信号の高論理レベル側の電圧が低い場合にも確実に動作するレベル変換回路を提供する - 特許庁

An L level output potential V_OUT is controlled not by the value of the termination voltage V_T but by the value of the logic level setting resistance R_L.例文帳に追加

Lレベル出力の電位V_OUTは、終端電圧V_Tの値ではなく、論理レベル設定抵抗R_Lの値によって調整される。 - 特許庁

To simplify an input statement to a statement at a symbolic logic expression level; to realize a unified simple method for generating an output statement on the basis of an inference using a simple statement at a symbolic logic expression level and a statement at a symbolic logic expression level; and to realize automatic learning of a logic or a paraphrasing representation by a similar method.例文帳に追加

入力文の記号論理式レベルの文への単純化、記号論理式レベルの単純な文を用いた推論、及び記号論理式レベルの文に基づく出力文の生成の統一的、単純な方法による実現、並びに同様な方法による論理又は言い換え表現の自動的学習の実現。 - 特許庁

To provide an integrated and simple method of simplifying an input sentence to a symbol logic expression level of sentence, of deriving the symbol logic expression level using a simple sentence, and of generating an output sentence based on the symbol logic expression level of sentence, and to provide automatic learning of a logic or language expression by the same method.例文帳に追加

入力文の記号論理式レベルの文への単純化、記号論理式レベルの単純な文を用いた推論、及び記号論理式レベルの文に基づく出力文の生成の統一的、単純な方法による実現、並びに同様な方法による論理又は言語表現の自動的学習の実現。 - 特許庁

To achieve: simplification of an input sentence to a sentence at a symbolic logic expression level, inference using a simple sentence at a symbolic logic expression level and generation of an output sentence on the basis of a sentence at a symbolic logic expression level by a unified and simple method, and to achieve automatic learning of a logic or language representation by a similar method.例文帳に追加

入力文の記号論理式レベルの文への単純化、記号論理式レベルの単純な文を用いた推論、及び記号論理式レベルの文に基づく出力文の生成の統一的、単純な方法による実現、並びに同様な方法による論理又は言語表現の自動的学習の実現。 - 特許庁

The straight distance from a correcting circuit to a dummy cell is computed (step 104) by inputting logic data 111 of function level having logic corrected, logic information 112 on the dummy cell previously incorporated in logic data of gate level, and information 113 on the arrangement of the dummy cell or another logic cell in a mask layout.例文帳に追加

論理変更済の機能レベルの論理データ１１１と、あらかじめゲートレベルの論理データ中に組み込まれているダミーセルの論理情報１１２と、ダミーセルやその他の論理セルのマスクレイアウト上での配置情報１１３を入力して、修正回路からダミーセルまでの直線距離演算を実行する（ステップ１０４）。 - 特許庁

MULTI-LEVEL LOGIC-IN-MEMORY STRUCTURE VLSI BEING WRITABLE AT HIGH SPEED USING FERROELECTRIC DEVICE例文帳に追加

強誘電体デバイスを用いた高速書込み可能多値ロジックインメモリ構造ＶＬＳＩ - 特許庁

After the blocking, the bus arbiter responds to command queuing level detection logic.例文帳に追加

次に、ブロッキングに続いて、バス・アービタはコマンド待ち行列レベル検出論理に応答する。 - 特許庁

A texture removing level is transferred from a density correction texture removing level detection logic circuit 51 or extracted from a memory 58 for storing the texture removing level.例文帳に追加

入力した画像情報からまず地肌除去レベルを検知してから、ページ・メモリへの保管のための縮小・拡大処理やＴＩ分離処理などを行う。 - 特許庁

A logic circuit is structured by a 74HCT type CMOS gate element 10 of Hi level input voltage VIH=2 V(min) and Lo level input voltage VIL=0.8 V(max) in correspondence to a TTL level input (0 to 5 V).例文帳に追加

TTLレベル入力（0〜5V）に対応しHiレベル入力電圧V_IH＝2V(min)、Loレベル入力電圧V_IL ＝0.8V(max)の74HCTタイプCMOSゲート素子10によってロジック回路を構成する。 - 特許庁

The first and second signals are generated at the first logic level or the second logic level, if the input voltage level is higher or lower than the output voltage level at the output node, respectively.例文帳に追加

ここで、第１および第２信号は、入力電圧のレベルが出力ノードの出力電圧のレベルより大きければ第１論理レベルで発生し、入力電圧のレベルが出力ノードの出力電圧のレベルより小さければ第２論理レベルで発生する。 - 特許庁

The level shift circuit 1 includes a D latch 70 that holds the logic level of the level shift signal A immediately before abnormal operation detection and generates and outputs the output signal OUT at a voltage level corresponding to the held logic level, when the XOR gate 60 detects the abnormal operation in the level shift circuit 1.例文帳に追加

また、レベルシフト回路１は、ＸＯＲゲート６０によって当該レベルシフト回路１の動作異常が検出されるとき、その動作異常が検出される直前のレベルシフト信号Ａの論理レベルを保持し、保持した論理レベルに対応する電圧レベルにて出力信号ＯＵＴを生成出力するＤラッチ７０を備える。 - 特許庁

A microcontroller IC 100 is provided with a microcontroller core logic 102, an input/output port logic 106 suited to the storage of an output logic level, an interface logic 104 connected between the microcontroller core logic 102 and the input/output port logic 106, and a power switch 110 connected to the microcontroller core logic 102.例文帳に追加

マイクロコントローラ集積回路１００は、マイクロコントローラコアロジック１０２と、出力ロジックレベルを格納することに適合した入出力ポートロジックと１０６と、マイクロコントローラコアロジック１０２と入出力ポートロジック１０６との間に接続されたインターフェースロジック１０４と、マイクロコントローラコアロジック１０２に接続されたパワースイッチ１１０とを含む。 - 特許庁

In the configuration, a step-down level shifter 32 for converting a high-amplitude logic signal into a low-amplitude logic signal is placed between a first logic operation circuit 31 and a transmission system 33 having a load capacitance.例文帳に追加

第１論理演算回路３１と負荷容量を有する伝送系３３との間に、高論理振幅信号から低論理振幅信号に変換する降圧レベルシフタ３２を設ける。 - 特許庁

In a calculation method for delay time of multi-valued logic, among logic varying patterns obtained from a truth table of notable cells, patterns varying at one level in an input logic are stored into a pattern file 4 for execution of circuit simulation and patterns varying at more than one level in the input logic are stored into a pattern file 5 for non-execution of circuit simulation.例文帳に追加

着目セルの真理値表から得られる論理変化パターンのうち入力論理が１レベル変化するパターンを回路シミュレーション実行パターンファイル４に、入力論理が複数レベル変化するパターンを回路シミュレーション非実行パターンファイル５にそれぞれ記憶する。 - 特許庁

By employing the low leakage voltage detection circuit, a high logic level generated by the first device is converted into a high logic level roughly equal to an amplitude of the second potential in correspondence.例文帳に追加

低リーク電圧検出回路を採用することによって、第１の装置の発生した高論理レベルは、対応的にほぼ第２の電位の振幅と等しい高論理レベルに転換される。 - 特許庁

Generation of the output statement based on a statement simplified at a symbolic logic expression level can be realized by taking advantage of the paraphrasing representation from the input statement to a statement simplified at a symbolic logic expression level.例文帳に追加

また、入力文から記号論理式レベルの単純さの文への言い換えを逆用して、記号論理式レベルの単純さの文に基づく出力文生成を実現する。 - 特許庁

The two voltages are set so as to be equal at a given temperature, and a comparator generates a signal changing from logic level "High" to logic level "Low" at the given temperature.例文帳に追加

これら２つの電圧は或る所与の温度で等しくなるように設計され、比較回路はその所与の温度で論理レベル「ハイ」から論理レベル「ロー」へと変化する信号を生成する。 - 特許庁

The oscillation circuit operation state detecting circuit turns on the transistors MN1 and MN2 and turns off the transistors MP2 and MN1 when an oscillation clock signal of an oscillation circuit is at a first logic level, and vice versa at a second logic level.例文帳に追加

発振回路の発振クロック信号が第１の論理のとき、トランジスタＭＰ１，ＭＮ２をＯＮさせると共にトランジスタＭＰ２，ＭＮ１をＯＦＦさせ、第２の論理のとき逆にする。 - 特許庁

The read amplifier 351 judges that write/read of data for the plurality of bits is normally performed when a logic level of degenerate data coincides with a logic level of the expected value data TADD9.例文帳に追加

リードアンプ３５１は、縮退データの論理レベルが期待値データＴＡＤＤ９の論理レベルと一致するとき、この複数ビットに対するデータの書込／読出は正常に行われたと判定する。 - 特許庁

Therefore, the reference potential VRD is switched in accordance with the logic level of the input signal VI of the preceding cycle, thereby accurately discriminating the logic level of the input signal VI.例文帳に追加

したがって、前サイクルの入力信号ＶＩの論理レベルに応じて参照電位ＶＲＤを切換えるので、入力信号ＶＩの論理レベルを正確に判定することができる。 - 特許庁

When the output buffer circuit 1 is fixed to logic level 1, a level at the external terminal 91 is raised to a voltage of logical 1.例文帳に追加

出力バッファ回路１が論理”１“に固定されると、外部端子９１における電圧は論理”１“の電圧に上げられる。 - 特許庁

A counter 52 generates a count depending on a period of a logic level from the 1st binary data and generates the 1st comparison level.例文帳に追加

第１の２値化データは、カウンタ５２により、論理レベルの期間に応じたカウント値が生成され、第１のコンパレートレベルが生成される。 - 特許庁

To attain a level shift circuit in which a DC voltage level of a logic signal is fixed and conversion is performed at high speed.例文帳に追加

ロジック信号の直流電圧レベルが一定で、高速に変換が行えるレベルシフト回路を実現することを目的にする。 - 特許庁

When a signal of logic level 1 reaches an external terminal 91 with a delay time, since a threshold of an input buffer circuit 22 is lower than that of an input buffer circuit 3, the input buffer circuit 22 provides an output of logic level 1 earlier to fix the output buffer circuit 1 to be a state of logic level 1.例文帳に追加

論理”１“の信号がディレータイムを有して外部端子９１に到達すると、入力バッファ回路２２は入力バッファ回路３よりもしきい値が低く設定されているため先に論理”１“を出力し、出力バッファ回路１を論理”１“の状態に固定する。 - 特許庁

To shorten behavioral time and reduce a logic circuit size for the logic circuit in which behavioral description defined by an array variable is synthesized with a high-level.例文帳に追加

配列変数で定義された動作記述を高位合成された論理回路の動作時間の短縮化と回路規模の縮減を目的とする。 - 特許庁

An output OUT of each CAM block is same as a logic potential level of the match line ML segment gating a combination logic gate 211.例文帳に追加

各ＣＡＭブロックの出力ＯＵＴは、組み合わせ論理ゲート２１１がゲートする一致線ＭＬセグメントの論理電位レベルと同じである。 - 特許庁

This method comprises that a voltage level previously set in a cell is made before delay-rewriting in destructive read architecture, and this voltage level previously set has a value between a logic 0 voltage level and a logic 1 voltage level.例文帳に追加

例示的一実施形態において本方法は、破壊読取りアーキテクチャ内の遅延書戻しの前に、セル内に事前設定された電圧レベルを作り出すことを含み、この事前設定された電圧レベルは、論理０電圧レベルと論理１電圧レベルの間の値を有する。 - 特許庁

To solve the problem that unnecessary logic is not sufficiently eliminated for acceleration of cycle level simulation.例文帳に追加

サイクルレベルシミュレーションの高速化のために十分な不要論理の削除が行われていない。 - 特許庁

METHOD AND SYSTEM FOR LOW-POWER LEVEL-SENSITIVE SCAN DESIGN LATCH WITH POWER-GATED LOGIC例文帳に追加

電力ゲート論理を有する低電力レベル・センシティブ・スキャン設計ラッチに関する方法及びシステム - 特許庁

A latch circuit 10 latches the logic level of the data bus 2 at the timing prescribed by a clock CLK.例文帳に追加

ラッチ回路１０は、データバス２の論理レベルをクロックＣＬＫで規定されるタイミングでラッチする。 - 特許庁

Concretely, the logic part decodes a designated operation mode according to the voltage level of the reset signal RV.例文帳に追加

具体的には、リセット信号ＶＲの電圧レベルに応じて指定された動作モードをデコードする。 - 特許庁

Before this, when, for example, the voltage of the complementary signal Sin2 having a logic of an H level drops, a transistor P7 is turned on and a transistor N7 is turned off in a logic monitoring part 12, and a detection signal SVdet is changed from an L level to an H level.例文帳に追加

これに先立って、例えばＨレベルの論理を持つ相補信号Ｓｉｎ２ の電圧が低下すると、論理監視部１２においてトランジスタＰ７がオン、Ｎ７がオフに転じ、検出信号ＳＶｄｅｔがＬレベルからＨレベルになる。 - 特許庁

Or the ON/OFF of the switch may be controlled by a control signal generated on the basis of the logic level of the input signal and the logic level denoting a level of the power supply to which the pull-up/pull-down circuit is electrically connected.例文帳に追加

また入力信号の論理レベルと前記プルアップ／プルダウン回路が電気的に接続されている電源の電位を示す論理レベルに基づき生成した制御信号によって前記スイッチのＯＮ、ＯＦＦを制御してもよい。 - 特許庁

A driver 6 when receiving the binary logic signals 64, 62, and 61 through a bus level selecting circuit 5 converts the binary logic signals into analog signals of voltages having an amplitude e.2n-1, where (n) is the bus level of the binary logic signal and (e) is a reference voltage.例文帳に追加

ドライバ６は、バスレベル選択回路５を介して２値論理信号６４，６２，６１を受け取ると、その２値論理信号のバスレベルをｎ、基準電圧をｅとすると２値論理信号をｅ・２^n-1の振幅を持つ電圧のアナログ信号に変換する。 - 特許庁

Black level data of the image data are converted into white level data by replacing the logic level '1' of the dots stored in the memory as the shade erasure area with logical '0'.例文帳に追加

影消去領域内の論理「１」としてメモリに記憶されているドットの論理を「０」に置き換えることにより、画デ−タの黒デ−タを白デ−タに変換する。 - 特許庁

A level setting circuit supplying a logic level to a pad which is uninspected in an operation test is provided to an inside of a semiconductor chip, and a level detection circuit is provided to an area near an inner circuit.例文帳に追加

半導体チップ内部に、動作試験において未検査となるパッドに論理レベルを供給するレベル設定回路と、内部回路の近傍にレベル検出回路を設ける。 - 特許庁