「n layer」に関連した英語例文の一覧と使い方(105ページ目) - Weblio英語例文検索

The inorganic insulating film is provided on a second surface side of the semiconductor layer and has a first via communicating with the p-side electrode and a second via communicating with the n-side electrode.例文帳に追加

無機絶縁膜は、半導体層の第２の面側に設けられ、第ｐ側電極に通じる第１のビアと、ｎ側電極に通じる第２のビアとを有する。 - 特許庁

A gate electrode 9 is formed on the surface of the n^- layer 2 positioned between the p diffusion region 3 and the p^- diffusion region 5 through an oxide film 10.例文帳に追加

このｐ拡散領域３とｐ^-拡散領域５の間に位置するｎ^-層２の表面上に酸化膜１０を介在してゲート電極９が形成される。 - 特許庁

The structure consists of a Ge absorbing layer on a thin SOI substrate, and utilizes isolation regions, alternating n- and p-type contacts, and low-resistance surface electrodes.例文帳に追加

本構造は、薄いＳＯＩ基板の上のＧｅ吸収層から成り、分離領域、交互になるｎ型およびｐ型コンタクト、および低抵抗表面電極を利用する。 - 特許庁

A group III nitride semiconductor element 11 comprises a substrate 13, an n-type group III nitride semiconductor region 15, a light-emitting layer 17, and a p-type group III nitride semiconductor region 19.例文帳に追加

III族窒化物半導体素子１１は、基板１３、ｎ型III族窒化物半導体領域１５、発光層１７、及びｐ型III族窒化物半導体領域１９を備える。 - 特許庁

Thus, impurity concentration of a part 8b on the trench base 7b is made higher than a part 8a of the trench side 7a in the N^--type channel layer 8.例文帳に追加

これにより、Ｎ^-型チャネル層８のうち、トレンチ底面７ｂ上の部分８ｂの不純物濃度をトレンチ側面７ａの部分８ａよりも高くすることができる。 - 特許庁

The thermoelectric conversion element is constituted by interposing an insulating layer 50 between an upper electrode 20 on the upper substrate side and n-type and p-type thermoelectric semiconductor elements 16 and 18.例文帳に追加

熱電変換素子は、上部基板側の上部電極２０とｎ型およびｐ型熱電半導体エレメント１６，１８との間に絶縁層５０が介挿されて構成される。 - 特許庁

Each of semiconductor laser elements is provided with a laser stripe 18 on a mesa 16 and has a p-side electrode 20, on a ridge stripe and an n-side electrode 22 on a contact layer by the side of the mesa.例文帳に追加

半導体レーザ素子は、レーザストライプ１８をメサ１６上に備え、リッジストライプ上にｐ側電極２０を、メサ脇のコンタクト層上にｎ側電極２２を有する。 - 特許庁

The gate electrode 18 of the n-channel MISFET 24 and the upper electrode 19 of the capacitor 20 are formed by patterning a polysilicon film in the same layer.例文帳に追加

ｎチャネル型ＭＩＳＦＥＴ２４のゲート電極１８とキャパシタ２０の上部電極１９とは、同層の多結晶シリコン膜をパターニングすることで形成されている。 - 特許庁

A diode 100 comprises an n-type drift layer 6 on the surface of a SiC substrate 2, a p-type guard ring area 8, an anode electrode 10 and a cathode electrode 12.例文帳に追加

ダイオード１００は、ＳｉＣ基板２の表面にｎ型のドリフト層６と、ｐ型のガードリング領域８と、アノード電極１０と、カソード電極１２を備えている。 - 特許庁

A surface layer of each of the p-side electrode 15 and the n-side electrode 14 includes coated layers 16c, 17c including at least one feeding point 18, 19.例文帳に追加

ｐ側電極１５及びｎ側電極１４のそれぞれの表層は、少なくとも一つの給電ポイント部１８，１９を含むめっき層１６ｃ、１７ｃを含む。 - 特許庁

A gate nitride film 4 containing fluorine is formed on an N-type well layer 2 by a plasma CVD method in a gas atmosphere containing silicon tetrafluoride (SiF4) and ammonium (NH3).例文帳に追加

四フッ化珪素（ＳｉＦ_4）とアンモニア（ＮＨ_3）を含むガス雰囲気にて、プラズマＣＶＤ法により、Ｎ型ウェル層２の上にフッ素を含んだゲート窒化膜４を成膜する。 - 特許庁

To provide a nitride semiconductor element with a structure capable of preventing a p-type dopant from being diffused into an n-type semiconductor layer composed of a group III nitride semiconductor.例文帳に追加

III族窒化物半導体からなるｎ型の半導体層へ、ｐ型不純物が拡散することを抑制することができる構造の窒化物半導体素子を提供すること。 - 特許庁

A trench isolation region is demarcated by a trench isolation structure 8a and the p-impurity region 3 in an n^--semiconductor layer 2 inside the RESURF isolation region.例文帳に追加

トレンチ分離構造８ａ及びｐ不純物領域３によって、ＲＥＳＵＲＦ分離領域内のｎ^−半導体層２にトレンチ分離領域が区分されている。 - 特許庁

In OEIC where the transistor and a light receiving element are loaded together on the same semiconductor substrate, an n-type epitaxial layer 20 is selectively formed on a silicon substrate 1.例文帳に追加

同一の半導体基板上にトランジスタと受光素子が混載されたＯＥＩＣにおいて、シリコン基板１上に選択的にｎ型エピタキシャル層２０を形成する。 - 特許庁

To a pn junction element which has such a layer that selectively covers a p type region and an n type region and is made of cylindrical carbon molecules, and also to provide a method for manufacturing the element.例文帳に追加

ｐ型領域とｎ型領域とを選択的に覆う被覆層を持たない筒状炭素分子からなるｐｎ接合素子、及びその製造方法を提供すること。 - 特許庁

An n^+ type semiconductor region 21, and a p-type semiconductor region 22 and a p^+ type semiconductor region 23 around the region 21 are arranged on the Zener zap diode semiconductor layer 13.例文帳に追加

このツェナーザップダイオード半導体層１３にＮ^＋型半導体領域２１とこれを包囲するＰ型半導体領域２２及びＰ^＋型半導体領域２３を設ける。 - 特許庁

A semiconductor laminate A is laminated on an n-type contact layer 21 in the semiconductor laser D1 while a semiconductor laminate B is laminated in the semiconductor laser D2.例文帳に追加

半導体レーザＤ１ではｎ型コンタクト層２１上に半導体積層体Ａが積層され、半導体レーザＤ２では半導体積層体Ｂが積層される。 - 特許庁

The semiconductor layer 10 is formed into one of an intrinsic semiconductor, an n-type semiconductor, and a p-type semiconductor having a second concentration lower than the first concentration.例文帳に追加

半導体層１０は、真性半導体、ｎ型半導体および第１の濃度よりも低い第２の濃度を有するｐ型半導体のいずれかに形成されている。 - 特許庁

In a satellite digital receiver which demodulates a phase modulation signal in heirarchical transmission, carrier reproduction is performed with the C/N ratio of a phase modulation signal in a lower layer.例文帳に追加

階層化伝送による位相変調信号を復調する衛星デジタル受信機において、低階層の位相変調信号のＣ／Ｎ比でキャリア再生を行う。 - 特許庁

Similarly, a deep p-well 14' is formed in the n-type epitaxial layer 23 corresponding to a peripheral circuit logic region 14 wherein a logic peripheral circuit is formed.例文帳に追加

同様に、ロジック系の周辺回路が形成される周辺回路ロジック領域１４に対応するＮ型エピタキシャル層２３には、深いＰウェル１４’が形成されている。 - 特許庁

Next, an As^+ ion implantation layer 9 is formed by ion implantation so that the concentration peak of the n^+ region 10 comes near to the surface of the p^- semiconductor substrate 3.例文帳に追加

次に、ｎ^+領域１０の濃度のピークが、ｐ^-半導体基板３表面付近になるように、Ａｓ^+イオン注入層９をイオン注入法により形成する。 - 特許庁

A B^+ ion implantation layer 5 is then formed by ion implantation so that the concentration peak of a p region 6 eventually forms a pn junction 8 with an n^+ region 10.例文帳に追加

次に、ｐ領域６の濃度のピークが、最終的にｎ^+領域１０とのＰＮ接合８部になるように、Ｂ^+イオン注入層５をイオン注入法により形成する。 - 特許庁

When the data identifier is a specific data identifier, corresponding processing is applied to the data identifier in a data identifier corresponding processing step 104, and the processing of the layer N is finished.例文帳に追加

データ識別子が特定のデータ識別子であった場合は、そのデータ識別子に対応したデータ識別子対応処理ステップ104を行い、レイヤ（Ｎ）を終了する。 - 特許庁

To provide a group III nitride semiconductor light emitting diode made of an n side rise type laminate having a light emitting layer made of a gallium nitride-indium and having a high output and excellent monochromaticity.例文帳に追加

窒化ガリウム・インジウムを発光層とするｎサイドアップ型の積層体からなる高出力で単色性に優れるIII 族窒化物半導体発光素子を提供する。 - 特許庁

The discharging agent supply source is provided independently of the toner supply source, and supplies a discharging agent (N) for discharging the surface of the covering layer to the toner conveyance path.例文帳に追加

除電剤供給源は、トナー供給源とは独立に設けられ、被覆層の表面を除電するための除電剤（Ｎ）をトナー搬送経路に供給する。 - 特許庁

The N+-type silicon layer 2 is formed over the entire formation region Z2 of a lateral element and is formed selectively in the formation region Z1 of an IGBT.例文帳に追加

Ｎ^+ 型シリコン層２は、ラテラル素子の形成領域Ｚ２においては全面に形成されるとともに、ＩＧＢＴの形成領域Ｚ１においては選択的に形成されている。 - 特許庁

In these CMOS devices, a uniform layer of tetracene or pentacene can be used in both an N-type (inversion) device and a P-type (accumulation) device.例文帳に追加

これらのＣＭＯＳデバイスにおいては、テトラセンまたはペンタセンの一つの均質な層を、ｎタイプ（反転）デバイスおよびｐタイプ（累積）デバイスの両方で使用することができる。 - 特許庁

The n-layer of the mesa region held with the trench gates can easily be depleted by voltage application of several volts or so by narrowing the width of the mesa region held by the trenches.例文帳に追加

トレンチに挟まれたメサ領域の幅を狭めることで、トレンチゲートに挟まれたメサ領域のＮ層部分が数Ｖ程度の電圧印加で容易に空乏化するようにする。 - 特許庁

A p^+ impurity area 4 is formed from the upper surface of an n^- semiconductor layer 3 on a p^- semiconductor substrate 1 to an interface of the p^- semiconductor substrate 1.例文帳に追加

ｐ^-半導体基板１上のｎ^-半導体層３には、その上面からｐ^-半導体基板１との界面にかけてｐ^+不純物領域４が設けられている。 - 特許庁

To obtain high-S/N reproducing signals with a small number of wavelengths when information recorded on a recording medium having a plurality of recording layers are reproduced independently every recording layer.例文帳に追加

複数の記録層を有する記録媒体に記録した情報を各記録層ごとに独立に再生するとき、少ない波長数で高いＳ／Ｎの再生信号を得る。 - 特許庁

In the photoelectric conversion layer 3, the p-type organic semiconductor is formed of oligothiophene, the n-type organic semiconductor is formed of fullerene, and a volume rate of fullerene is 60% or more.例文帳に追加

ｐ型有機半導体がオリゴチオフェン、ｎ型有機半導体がフラーレンからなり、フラーレンの体積比率が６０％以上の光電変換層３を形成する。 - 特許庁

An n-type AlGaN layer 98 including donor impurity which is represented by Al_xGa_1-xN (0≤x≤1) is formed on the surface of the sharp-pointed part 97.例文帳に追加

そして、先鋭部９７の表面上には、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）で表され、ドナー不純物を含むｎ型ＡｌＧａＮ層９８が形成されている。 - 特許庁

A concave opening part 9a is formed to the other end side (an interconnection pattern 7a side) of the n-type and the p-type impurity regions 3a, 3b from the upper surface of the insulating layer 6.例文帳に追加

Ｎ型およびＰ型不純物領域３ａ，３ｂの他端側（配線パターン７ａ側）には絶縁層６の上面から凹状の開口部９ａが形成される。 - 特許庁

The Cr-B-Ti-N alloy film 4 is coated on a circumferential sliding surface (which is a part corresponding to the sliding surface) of the nitrided layer 3 with a PVD (physical evaporation) method.例文帳に追加

Ｃｒ−Ｂ−Ｔｉ−Ｎ合金皮膜４は、ＰＶＤ（物理的蒸着）法によって窒化層３の外周摺動面（摺動面相当部）に被覆されている。 - 特許庁

Dopant for control to the p-type and dopant for control to the n-type are implanted in predetermined regions of the surface of the second epitaxial layer 32.例文帳に追加

続いて、上記第２エピタキシャル層３２の表層部の所定の領域に、Ｐ型ヘの制御のための不純物およびＮ型ヘの制御のための不純物が注入される。 - 特許庁

According to the structure, the area can be reduced significantly as compared with a connection structure of the n+ type source region 5 and the p+ type silicon substrate 1 employing a deep diffusion layer.例文帳に追加

この構成により深い拡散層によるｎ＋型ソース領域５とｐ＋型シリコン基板１の接続構造に比べて、大幅に面積を縮小することができる。 - 特許庁

The n-type ultra-low-density semiconductor layer 34b pushes and spreads the space charger region in the turn-off state to quickly discharge electrons and holes, achieving high-speed turn-off operation.例文帳に追加

ｎ型極低濃度半導体層３４ｂは、ターンオフ時に空間電荷領域を押し広げ、電子および正孔を速く排出することによって、高速ターンオフを実現する。 - 特許庁

A trench 62 is provided between a cell area in which an n+ emitter region 12 is arranged and a non-cell area as another region to divide a P base layer 4 in two.例文帳に追加

ｎ^+エミッタ領域１２が配置されるセルエリアと、その他の領域である非セルエリアとの間にトレンチ６２を設け、両領域のｐベース層４を分断する。 - 特許庁

Then, on the boundary of the n-drift layer 11 corresponding to a second electrode 24a-2 crossing a first electrode 24a-1 of the gate electrode 24a, a p-layer 14B connected to the p-base layer 12a and having a lower impurity concentration than the p-base layer 12a has is formed.例文帳に追加

そして、このゲート電極２４ａの、第１の電極部２４ａ−１にそれぞれ交差する第２の電極部２４ａ−２に対応する上記ｎ−ドリフト層１１の界面に、上記ｐベース層１２ａに接続させて、上記ｐベース層１２ａよりも低い不純物濃度を有するｐ層１４Ｂを形成してなる構成とされている。 - 特許庁

The thermal transfer sheet which includes a heat-resisting lubricating layer overlying one side of a base material and an undercoating layer and a dye layer successively overlying the other side of the base material is charactirized in that the undercoating layer is formed by a copolymer resin of N-vinyl-2-pyrrolidone and vinyl acetate and a colloidal state inorganic pigment ultrafine particle as a principal component.例文帳に追加

本発明の熱転写シートは、基材の一方の面に耐熱滑性層を設け、該基材の他方の面に下引き層、染料層を順次形成した熱転写シートにおいて、該下引き層はビニルピロリドンと酢酸ビニルの共重合体樹脂とコロイド状無機顔料超微粒子を主成分として形成されていることを特徴とする。 - 特許庁

For the thin film transistor 20, which switches the light- emitting element 10, the semiconductor active layer 13 composed of i-type ZnO is formed via an insulation layer 12 composed of SiO_2 on a gate 11 composed of ZnO and a drain 15 and a source 16 composed of ITO are formed via a contact layer 14, composed of n-type ZnO on the semiconductor active layer 13.例文帳に追加

発光素子１０をスイッチングする薄膜トランジスタ２０は、ＺｎＯから成るゲート１１上にＳｉＯ_2から成る絶縁層１２を介してｉ型のＺｎＯから成る半導体活性層１３を形成し、半導体活性層１３上にｎ型のＺｎＯから成るコンタクト層１４を介してＩＴＯから成るドレイン１５及びソース１６を形成する。 - 特許庁

The method for manufacturing the light receiving element array 1 having a plurality of light receiving regions 21, includes the steps of: growing the light receiving layer 7 on an n-type InP substrate 3; growing an InP window layer on the light receiving layer 7; and diffusing a p-type impurity in regions, in the window layer 11, corresponding to the plurality of light receiving regions 21.例文帳に追加

複数の受光領域２１を備える受光素子アレイ１を製造する方法であって、ｎ型ＩｎＰ基板３上に受光層７を成長させる工程と、受光層７上にＩｎＰ窓層１１を成長させる工程と、窓層１１における複数の受光領域２１に相当する領域にｐ型不純物を拡散させる工程とを含む。 - 特許庁

On a sapphire substrate 2, a buffer layer 3 is formed for film-forming an n-type gallium nitride compound semiconductor layer 4, the luminous layer 5, and a p-type gallium nitride compound semiconductor layer 6 at a film-forming temperature of 1,000°C.例文帳に追加

サファイア基板２上に、バッファ層３を形成し、１０００℃の成膜温度でｎ型窒化ガリウム化合物半導体層４、発光層５およびｐ型窒化ガリウム化合物半導体層６を成膜した後、８００℃に温度を下げて、四角錐状の凸部７を結晶核成長させ、その凸部７をマスクとして、ｐ層６をエッチングして凹凸８を形成する。 - 特許庁

In the photoelectric conversion element provided with a semiconductor layer, a charge transport layer, and counter electrodes on a conductive support body, the semiconductor layer has oxide semiconductor particles having absorbed dyes dispersed in a p-type semiconductor polymer compound, and the semiconductor layer contains an n-type semiconductor compound.例文帳に追加

導電性支持体上に、半導体層、電荷輸送層及び対向電極を有する光電変換素子において、前記半導体層は、色素を吸着した酸化物半導体粒子がｐ型半導体高分子化合物中に分散されており、かつ前記半導体層はｎ型半導体化合物を含有することを特徴とする光電変換素子。 - 特許庁

The manufacturing method of a nitride semiconductor laser element includes the steps of: laminating an n-type epitaxial layer, an active layer 14, and a p-type epitaxial layer; forming a waveguide structure by a striped ridge part 19 on the p-type epitaxial layer; and forming a photoresist film 70 to be shaped to cover only the ridge part 19.例文帳に追加

この窒化物系半導体レーザ素子の製造方法では、ｎ型のエピタキシャル層と、活性層１４と、ｐ型のエピタキシャル層とを積層する工程と、ｐ型のエピタキシャル層にストライプ状のリッジ部１９による導波路構造を形成する工程と、リッジ部１９のみを被覆する形状となるようにフォトレジスト膜７０を形成する工程とを備えている。 - 特許庁