「n layer」に関連した英語例文の一覧と使い方(106ページ目) - Weblio英語例文検索

Namely, in a nitride gallium light-emitting device, there are provided: the graphite strip 2 used as one electrode; an active layer put between an n-type gallium nitride semiconductor layer 3 and a p-type gallium nitride semiconductor layer 5 on a part or the whole of a front surface of the graphite strip; and a partial electrode 6 used as the other electrode in an outermost semiconductor layer.例文帳に追加

すなわち、窒化ガリウム系発光素子において、一方の電極となるグラファイトストリップと、該グラファイトストリップの表面の一部又は全面に、ｎ型窒化ガリウム半導体層とｐ型窒化ガリウム半導体層に挟まれた活性層と、前記最外層の半導体層に他方の電極となる部分電極と、を設けた線状発光素子である。 - 特許庁

This photovoltaic power apparatus includes a photoelectric conversion layer made of an n-type single crystal silicon substrate 1 in which light is incident from the surface side, and the transparent conductive film 4 formed on the surface of the photoelectric conversion layer including an indium oxide layer having the surface orientation (222) and including two peaks of the surface (222) of the indium oxide layer.例文帳に追加

この光起電力装置は、表面側から光が入射されるｎ型単結晶シリコン基板１からなる光電変換層と、光電変換層の表面上に形成され、（２２２）面の配向を有する酸化インジウム層を含むとともに、酸化インジウム層における（２２２）のピークが、２つのピークを含む透明導電膜４とを備えている。 - 特許庁

In the nitride based semiconductor light emitting element 1 comprising an n-type semiconductor layer 103, a light emitting layer 104, a p-type semiconductor layer 105, metal film layers 108 and 109, and a plating metal plate 110 formed in this order, the metal film layers and the plating metal plate are formed partially on the p-type semiconductor layer.例文帳に追加

少なくともｎ型半導体層１０３、発光層１０４、ｐ型半導体層１０５、金属膜層１０８，１０９、メッキ金属板１１０がこの順序で積層されてなる窒化物系半導体発光素子１において、前記金属膜層、及び前記メッキ金属板が前記ｐ型半導体層上に部分的に形成された構成としている。 - 特許庁

The MOS field effect transistor having electric field relaxation layers 107A and 107B and a punch-through stopper layer 108 in gate-overlap structure symmetrically with the gate electrode 103 is provided with a P-type layer 110 of an opposite conductivity type from the N-type punch-through stopper layer 108 on a surface of the punch-through stopper layer 108 to have no rise in threshold voltage.例文帳に追加

ゲート電極１０３と対称的にゲートオーバーラップ構造の電界緩和層１０７Ａ、１０７Ｂとパンチスルーストッパー層１０８を有するＭＯＳ電界効果トランジスタにおいて、Ｎ型パンチスルーストッパー層１０８の表面に、このパンチスルーストッパー層１０８とは反対導電型のＰ型層１１０を設け、しきい値電圧が上昇しないようにしたもの。 - 特許庁

The layer A: the surface-treating agent coating layer containing a compound selected from reactive organopolysiloxanes, alkylsilanes, polyolefins, hydrogenated lecithin, N-acylamino acids, fatty acids, and dextrin fatty acid esters; and the layer B: the surface-treating agent coating layer containing a compound selected from one terminal functional group-modified organopolysiloxanes, alkylsilanes, perfluoroalkylsilanes and branched fatty acids.例文帳に追加

Ａ層：反応性オルガノポリシロキサン、アルキルシラン、ポリオレフィン、水添レシチン、Ｎ−アシルアミノ酸、脂肪酸及びデキストリン脂肪酸エステルの中から選択される化合物を含有する表面処理剤被覆層；及び Ｂ層：片末端官能基変性オルガノポリシロキサン、アルキルシラン、パーフルオロアルキルシラン及び分岐脂肪酸の中から選択される化合物を含有する表面処理剤被覆層。 - 特許庁

An n-type polycrystalline silicon thin-film layer 13, a genuine- type polycrystalline silicon thin-film layer 14, and a p-type polycrystalline silicon thin-film layer 15 are formed as a photoconductive conversion layer on a transparent conductive film 12 in a glass substrate 11 with the transparent conductive film 12 by the plasma CVD method using 81.36 MHz as a plasma excitation frequency.例文帳に追加

透明導電膜１２を備えたガラス基板１１における透明導電膜１２上に、プラズマ励起周波数として８１.３６ＭＨzを用いたプラズマＣＶＤ法によって、ｎ型多結晶シリコン薄膜層１３,真性型多結晶シリコン薄膜層１４,ｐ型多結晶シリコン薄膜層１５を形成して光電変換層とする。 - 特許庁

A silicon carbide epitaxial layer 102 has an accumulation type channel layer 115 containing n type impurity between a well region 105 and the gate insulating film 111, and a dislocation change layer 116 for changing Basal Plane dislocation containing p type impurity to blade-shaped dislocation between the wall region 105 and the accumulation type channel layer 115.例文帳に追加

炭化珪素エピタキシャル層１０２は、ウェル領域１０５とゲート絶縁膜１１１との間にｎ型不純物を含む蓄積型チャネル層１１５を有し、ウェル領域１０５と蓄積型チャネル層１１５との間にｐ型の不純物を含むＢａｓａｌＰｌａｎｅ転位を刃状転位に変化させるための転位変化層１１６を有している。 - 特許庁

A semiconductor layer in a VCSEL including an n-type lower DBR 104, an active layer 106, a p-type upper DBR 108, and a p-type contact layer 110 is laminated on a GaAs substrate 100; and a post structure P emitting laser light is separated from a pad forming region Q by a trench 114 formed in the semiconductor layer.例文帳に追加

ＶＣＳＥＬは、ＧａＡｓ基板１００上に、ｎ型の第下部ＤＢＲ１０４、活性層１０６、ｐ型の上部ＤＢＲ１０８、およびｐ型のコンタクト層１１０を含む半導体層が積層され、レーザ光を出射するポスト構造Ｐとパッド形成領域Ｑとが半導体層に形成された溝１１４によって分離されている。 - 特許庁

The FWD-integrated IGBT has a p^+ heavily-doped collector layer 12 which determines the hole injection quantity, a p^- light-doped collector layer 11 serving for absorbing the variations in the wafer backside polishing quantity, and an n^+ collector short-circuited region 13 piercing the p^+ heavily-doped collector layer 12 and the p^- lightly-doped collector layer 11.例文帳に追加

本発明のＦＷＤ一体型ＩＧＢＴは、正孔の注入量を決めるｐ^＋高濃度コレクタ層１２と、ウェハ裏面研削量のばらつきを吸収するｐ^−低濃度コレクタ層１１と、ｐ^＋高濃度コレクタ層１２及びｐ^−低濃度コレクタ層１１を貫通しているｎ^＋コレクタ短絡領域１３とを有している。 - 特許庁

The photodiode 10 includes a silicon film 11 provided with a first conductivity type first semiconductor region (a p-layer 6), an intrinsic semiconductor region (an i-layer 7), a first conductivity type second semiconductor region (a p-layer 8), and a second conductivity type third semiconductor region (an n-layer 9) in which the conductivity type is a reverse of the first conductivity type.例文帳に追加

フォトダイオード１０は、第１導電型の第１の半導体領域（ｐ層６）と、真性半導体領域（ｉ層７）と、第１導電型の第２の半導体領域（ｐ層８）と、導電型が第１導電型の逆となった第２導電型の第３の半導体領域（ｎ層９）とが設けられたシリコン膜１１を備えている。 - 特許庁

On the insulation coating 7 formed on the surface of the semiconductor substrate 1, a first electrode 82 connected with the first P type heavily doped layer 2 through a through hole and a second electrode 83 connected with the second P type heavily doped layer 6 are provided so that an independent bias voltage can be applied between the second P type heavily doped layer 6 and an N type heavily doped layer 11.例文帳に追加

半導体基板１表面の絶縁被膜７上に、透孔を介して第1のＰ型高濃度層２に接続された第1の電極８２と、第２のＰ型高濃度層６に接続された第２の電極８３とを設け、第２のＰ型高濃度層２とＮ型高濃度層１１の間に別途バイアス電圧を印加可能とした。 - 特許庁

The solar cell has a p-type semiconductor layer and an n-type semiconductor layer of a first compound semiconductor material and at least one quantum well layer of a second compound semiconductor material having a plurality of protrusions between the p- and n-type semiconductor layers, and one or any of a plurality of quantum well layers has protrusions different in size.例文帳に追加

太陽電池は、第一の化合物半導体材料からなるｐ型半導体層とｎ型半導体層とを有し、前記ｐ型半導体層とｎ型半導体層の間に、複数の凸部を表面に有する第二の化合物半導体材料からなる量子井戸層の少なくとも１層を含み、一つの量子井戸層または複数の量子井戸層のいずれかの層に大きさの異なる凸部を有する。 - 特許庁

A p^+ region 4 is formed over an entire upper portion of an n-type epitaxial layer 2 by high-temperature ion implantation, and an n-type region below the p^+ region 4a is partially exposed by selectively etching the p^+ region 4a, thereby forming a p^+ semiconductor projection 4 which is protruded upward from an upper surface of the n-type region.例文帳に追加

ｎ型のエピタキシャル層２の上部全体に高温イオン注入によってｐ^+領域４ａを形成し、当該ｐ^+領域４ａを選択的にエッチングしてｐ^+領域４ａ下のｎ型領域を部分的に露出させることにより、そのｎ型領域の上面より上方へ突出したｐ^+半導体凸部４を形成する。 - 特許庁

In order to suppress especially transfer characteristics degradation caused by potential barrier wall of a surface shield layer 205 prominent in p/n/n^-/p^+/n structure, a part of a charge accumulation part 204 is formed in such depth as away from a silicon-gate oxide film interface 209 under a transfer gate electrode, directly below the transfer gate electrode 208.例文帳に追加

特に、ｐ／ｎ／ｎ^−／ｐ^＋／ｎ構造において顕著となる表面シールド層２０５によるポテンシャル障壁に起因する転送特性劣化を抑えるために電荷蓄積部２０４の一部を転送ゲート電極２０８の直下であって、且つ、転送ゲート電極下のシリコン−ゲート酸化膜界２０９面から離れた深さに形成する。 - 特許庁

A silicon substrate 1 is provided on a single chip thereon with a neutron detecting portion having a ^10B diffusion layer 10 which is incorporated with boric acid comprising isotope ^10B, an α ray detecting portion having a p-n junction 13 which consists of a p well and an n well 12, and an analysis circuit portion for analyzing an electric charge generated at the p-n junction 13.例文帳に追加

シリコン基板１には、同位体^１０Ｂを含むホウ素が導入された^１０Ｂ拡散層１０を有する中性子検出部、ｐウェル１１とｎウェル１２とにより形成されるｐｎ接合１３を有するα線検出部、並びに、ｐｎ接合１３に発生する電荷の解析を行う解析回路部が、同一チップ上に形成される。 - 特許庁

P-type well regions 2 are formed in the surface layer of an N-type semiconductor substrate 1, N-type emitter region 3 are formed in the surface layer of each of the regions 2 by an As ion implantation and polysilicon gate electrodes 5 are formed on the surfaces, which are held between the substrate 1 and the regions 3, of the regions 2 via a gate insulating film 4.例文帳に追加

ｎ形の半導体基板１の表面層にｐウエル領域２を形成し、ｐウエル領域２の表面層にＡｓのイオン注入でｎエミッタ領域３を形成し、半導体基板１とｎエミッタ領域３に挟まれたｐウエル領域２の表面にゲート絶縁膜４を介して、ポリシリコンのゲート電極５を形成する。 - 特許庁

In an NPN region 14 of the semiconductor device, surface layers of N+ and P+ regions 24 and 48 are silicided for example, as a silicide layer 70 of CoSi, while surface layers of P+ and N+ regions 32 and 44 are silicided for example, as, a silicide layer 70 of CoSi.例文帳に追加

本半導体装置のＮＰＮ領域１４では、Ｎ^+領域２４及びＰ^+ 領域４８の表層がシリサイド化され、例えばＣｏＳｉからなるシリサイド層７０が形成されており、Ｖ−ＰＮＰ領域１６では、Ｐ^+ 領域３２及びＮ^+ 領域４４の表層がシリサイド化され、例えばＣｏＳｉからなるシリサイド層７０が形成されている。 - 特許庁

The semiconductor laser element includes an n-type GaN semiconductor substrate 1 having a principal plane, and an n-side clad layer 3 formed on the principal plane of the substrate 1 having a principal plane substantially inclined with respect to the principal plane of the substrate 1 and having a light emitting layer 4 formed on the principal plane.例文帳に追加

この半導体レーザ素子は、主表面を有するｎ型ＧａＮ半導体基板１と、ｎ型ＧａＮ半導体基板１の主表面上に形成されるとともに、ｎ型ＧａＮ半導体基板１の主表面に対して実質的に傾斜する主表面を有するとともに、主表面上に発光層４が形成されるｎ側クラッド層３を備えている。 - 特許庁

An organic thin-film transistor is provided which uses a polythienylquinoxaline derivative prepared by introducing a quinoxaline ring having a high electron affinity, namely, having an n-semiconductor properties and simultaneously exhibiting p- and n-electric properties into a polythiophene having a p-semiconductor properties and includes a substrate, a gate electrode, a gate insulation layer, an organic active layer, and a source/drain electrode.例文帳に追加

ｐ型半導体特性を有するポリチオフェンに、電子親和力の大きい、すなわちｎ型半導体特性を持つキノキサリン環を導入したｐ型とｎ型の電気的特性を同時に示すポリチエニルキノキサリン誘導を使用し、且つ、基板、ゲート電極、ゲート絶縁層、有機活性層、及びソース／ドレイン電極を含んでなる有機薄膜トランジスタを提供する。 - 特許庁

When the voltage applied across electrodes 11 and 10 becomes higher and a depletion layer reaches a second N-type embedded diffused layer 3, punch- through occurs, and the voltage and current characteristics between the electrodes 10 and 11 become a clamping characteristic such as the reverse breakdown characteristic of a P-N junction diode, and the diode is energized and protects an element to be protected.例文帳に追加

電極１１、１０間の印加電圧が大きくなり、空乏層が第２のＮ型埋め込み拡散層３に到達するとパンチスルーを起こし、電極１０、１１間の電圧電流特性は、ＰＮ接合ダイオードの逆方向降伏特性のようなクランプ特性になり、このダイオードが導通して被保護素子を保護することができる。 - 特許庁

In the magnetic recording medium having a magnetic layer on a supporting body, the magnetic layer contains hexagonal ferrite powder treated with a compound expressed by A-N=N-X-Y, wherein A is a component which can form an azo dye with X-Y, X is a bivalent connecting group having a specified structure and Y is a group having a specified structure.例文帳に追加

支持体上に磁性層を有する磁気記録媒体において、磁性層が、Ａ−Ｎ＝Ｎ−Ｘ−Ｙ（式中、Ａは、Ｘ−Ｙとともにアゾ色素を形成しうる成分。Ｘは、特定構造の二価の連結基。Ｙは、特定構造の基。）で示される化合物で処理された六方晶系フェライト粉末を含有することを特徴とする磁気記録媒体。 - 特許庁

The n+-type semiconductor region constituting a source through the above plurality of contact holes 11a-11c is shunted by the conductive film BL1 in the same layer as a bit line, and the n+-type semiconductor region constituting a drain through the above plurality of contact holes 11d-11f is shunted by the conductive film BL2 in the same layer as a bit line.例文帳に追加

ビット線と同一層の導電膜ＢＬ_1によって、上記複数のコンタクトホール１１ａ〜１１ｃを通してソースを構成するｎ^+型半導体領域がシャントされ、ビット線と同一層の導電膜ＢＬ_2によって、上記複数のコンタクトホール１１ｄ〜１１ｆを通してドレインを構成するｎ^+型半導体領域がシャントされる。 - 特許庁

This mesa-type semiconductor device has a thermal oxide film 16, that protects a pn junction surface, an n-type silicon layer 13, a p-type Si film 12 that is laminated and formed on the n-type silicon layer, and a p-type SiGe film 11 that is laminated and formed on the p-type Si film.例文帳に追加

ｐｎ接合面を保護するための熱酸化膜16を有するメサ型の半導体素子であって、ｎ型シリコン層13と、このｎ型シリコン層上に積層形成されたｐ型Ｓｉ膜12と、このｐ型Ｓｉ膜の上に積層形成されたｐ型ＳｉＧｅ膜11とを具備し、ｐ型ＳｉＧｅ膜11はｐ型Ｓｉ膜12によってｎ型シリコン層13から隔てられている。 - 特許庁

In the peripheral breakdown strength structure of a diode comprising an n+ cathode layer, an n drift layer 12 of high specific resistance, a p-anode region 13, an anode electrode 15, and a cathode electrode 16, a plurality of conductive rings 20 are arranged concentrically on a field insulation film 17 between an outermost circumferential guard ring 14a and the peripheral electrode 18 at a terminal end part.例文帳に追加

ｎ^+ カソード層、高比抵抗のｎドリフト層１２、ｐアノード領域１３およびアノード電極１５、カソード電極１６からなるダイオードの周辺耐圧構造において、最外周ガードリング１４ａと素子端部の周辺電極１８との間のフィールド絶縁膜１７上に同心状の複数個の導電性リング２０を配置する。 - 特許庁

A VCSEL contains, on a substrate, an n-type lower DBR106, an active region, and a p-type upper DBR 110, a first selective oxidation layer 106A composed of an n-type AlAs being formed in the lower DBR 106, a second selective oxidation layer 110A composed of a p-type AlAs being formed in the upper DBR 110.例文帳に追加

ＶＣＳＥＬは、基板上に、ｎ型の下部ＤＢＲ１０６、活性領域、ｐ型の上部ＤＢＲ１１０を含み、下部ＤＢＲ１０６内にｎ型のＡｌＡｓからなる第１の選択酸化層１０６Ａが形成され、上部ＤＢＲ１１０内にｐ型のＡｌＡｓからなる第２の選択酸化層１１０Ａが形成されている。 - 特許庁

The semiconductor device 20 is provided with a trench 3 formed in an n-type well region 2a of an epitaxial layer 2, an embedded electrode 5 formed inside the trench 3, and a bidirectional zener diode which is formed in a p^--type region 2b of the epitaxial layer 2 and is composed of a plurality of n^+-type diffusion regions 7 and p^+-type diffusion regions 8.例文帳に追加

この半導体装置２０は、エピタキシャル層２のｎ型ウェル領域２ａに形成されたトレンチ３と、トレンチ３の内面上に形成された埋め込み電極５と、エピタキシャル層２のｐ^-型領域２ｂに形成され、複数のｎ^+型拡散領域７およびｐ^+型拡散領域８によって構成された双方向ツェナーダイオードとを備えている。 - 特許庁

The semiconductor device is provided with an N-type silicon carbide epitaxial layer 2 formed on an N-type silicon carbide semiconductor substrate 1 including silicon carbide, and an ohmic region 4 that ohmically contacts the silicon carbide semiconductor substrate 1 and is a substrate of hetero semiconductor layer 30 composing a polycrystal silicon of different bandgap with silicon carbide.例文帳に追加

本発明の半導体装置は、炭化珪素からなるＮ型の炭化珪素半導体基板１に形成されたＮ型の炭化珪素エピタキシャル層２と、炭化珪素半導体基板１とオーミック接触し、かつ、炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体層３０を基材とするオーミック領域４とを備える。 - 特許庁

In the flip-chip type light-emitting element, an n-type contact electrode 14 is formed on an n-layer 11 that is exposed like comb-tooth, a light transmitting electrode 15 formed of ITO is formed on the entire surface of a p-layer 13, and 20 pad electrodes 16 are formed keeping the predetermined interval on the light transmitting electrode 15.例文帳に追加

本発明のフリップチップ型発光素子は、櫛歯状に露出したｎ層１１上にｎ型コンタクト電極１４が形成され、ｐ層１３上面の全面にわたってＩＴＯからなる透光性電極１５が形成され、透光性電極１５上には所定の間隔で２０個のパッド電極１６が形成されている。 - 特許庁

An n-type semiconductor coating liquid including a binder resin, an electron acceptable inorganic material, and a solvent and a p-type semiconductor coating liquid including a binder resin, an electron donative inorganic material, and a solvent are successively applied to one electrode under an atmospheric pressure at a normal temperature and are dried to form an n-type semiconductor layer and a p-type semiconductor layer.例文帳に追加

バインダー樹脂、電子受容性無機物及び溶剤を含むｎ型半導体塗布液と、バインダー樹脂、電子供与性有機物及び溶剤を含むｐ型半導体塗布液とを、大気圧及び常温の環境下において、一方の電極の上に、順次それぞれ、塗布、乾燥させることによって、ｎ型半導体層及びｐ型半導体層を形成する。 - 特許庁

To provide a light emitting element which is sufficiently reducible in element series resistance on a sticking interface and can improve its switching response even when a sticking surface side of a light emission layer part and a transparent conductive semiconductor substrate become (n) types and an InGaP intermediate layer formed on the sticking surface side is made into an (n) type through Si doping.例文帳に追加

発光層部と透明導電性半導体基板との貼り合せ面側がｎ型となり、貼り合せ面側に形成するＩｎＧａＰ中間層がＳｉドーピングによりｎ型とされる場合においても、貼り合せ界面における素子直列抵抗を十分に低減でき、またそのスイッチング応答性も図ることができる発光素子を提供する。 - 特許庁

In the heat sensitive recording body having a heat sensitive recording layer including a leuco dye and a colorant, an N-p-toluenesulfonyl-N '-3-(p-toluenesulfonyloxy)phenylurea is employed as the colorant and, in addition, at least one kind selected from benzotriazole-based compounds having a melting point of 100 to 160°C is employed in the heat sensitive recording layer.例文帳に追加

支持体上に、ロイコ染料と呈色剤を含有する感熱記録層を有する感熱記録体において、呈色剤としてＮ−ｐ−トルエンスルホニル−Ｎ’−３−（ｐ−トルエンスルホニルオキシ）フェニルウレアを用い、さらに融点が１００〜１６０℃のベンゾトリアゾール系化合物から選ばれる少なくとも一種を感熱記録層に用いるものである。 - 特許庁

In addition, a silicon oxide film 106 is formed on the surface of end of the aperture of the ONO film 102 by conducting heat treatment to the semiconductor substrate 101 in an atmosphere including an oxygen and halogen compound, and a bit line oxide film 107 is simultaneously formed to the upper part of each n-type diffusing layer 104 by oxidizing the upper part of the n-type diffusing layer 104.例文帳に追加

さらに、酸素およびハロゲン化合物を含む雰囲気で半導体基板１０１に熱処理を行なって、ＯＮＯ膜１０２の開口部の端部表面にシリコン酸化膜１０６を形成すると同時に、各ｎ型拡散層１０４の上部を酸化することにより、各ｎ型拡散層１０４の上部にビットライン酸化膜１０７を形成する。 - 特許庁

This method for manufacturing the polycrystalline compound semiconductor solar battery has a process for composing a sub module by forming each semiconductor layer for forming a p-n junction and an electrode layer that is continuous to the p-n junction, and then allowing a current to flow to the sub module in a forward or backward direction from an external power supply while a light-inducing current does not flow.例文帳に追加

ｐ−ｎ接合を形成する各半導体層とそれらに連なる電極層を形成してサブモジュールを構成した後、このサブモジュールに、光誘起電流が流れない状態で外部電源から順方向または逆方向に電流を流す工程を有する多結晶化合物半導体太陽電池の製造方法。 - 特許庁

A composition for providing a replacement therapy, or a matrix type transdermal patch for coadministering estradiol and another steroid wherein the matrix comprises (a) a backing layer and (b) a matrix layer composed of (i) an N-vinyl-2-pyrrolidone/2-ethylhexyl acrylate pressure-sensitive adhesive copolymer, (ii) estradiol, and (iii) estradiol or the other sex steroid except the esters of the estradiol.例文帳に追加

ホルモン置換療法を提供するための組成物、あるいはエストラジオールおよび他のステロイドを投与するための経皮パッチであって、以下(a)裏打ち層；および(b)以下を含有するマトリックス層：(i)N-ビニル-2-ピロリドンおよび2-エチルヘキシルアクリレートの感圧性接着剤コポリマー；(ii)エストラジオール；および、(iii)エストラジオールまたはエストラジオールのエステル以外の他の性ステロイドを含有する、経皮パッチ。 - 特許庁

In a silicon layer 13 of the magnetic sensor 1, an emitter region 15 comprising an n-type semiconductor, and a collector region 16 comprising an n-type semiconductor are formed, and a base region 14 comprising a p-type semiconductor is formed between the emitter and collector regions 15, 16.例文帳に追加

磁気センサ１のシリコン層１３には、ｎ型半導体からなるエミッタ領域１５と、ｎ型半導体からなるコレクタ領域１６とが形成され、エミッタ領域１５とコレクタ領域１６との間に、ｐ型半導体からなるベース領域１４が形成されている。 - 特許庁

The tacky adhesive label is formed by successively laminating a surface base material, a tacky adhesive layer and release paper, in which the tacky adhesive power (A) to a polypropylene (PP) described below is 200 to 800 N/m and the tacky adhesive power (B) is 30 to 100 N/m.例文帳に追加

表面基材、粘着剤層、剥離紙が順次積層されてなる粘着ラベルにおいて、下記に示されるポリプロピレン板への粘着力（Ａ）が２００〜８００Ｎ／ｍであり、粘着力（Ｂ）が３０〜１００Ｎ／ｍであることを特徴とする粘着ラベル。 - 特許庁

This nitride semiconductor laser device is provided with n-type nitride semiconductor layers 102-105 and p-type nitride semiconductor layers 107-110 formed on a substrate 100, and a light emitting layer 106 interposed between the n-type layers 102-105 and p-type layers 107-110.例文帳に追加

窒化物半導体レーザ素子は、基板１００上に形成された窒化物半導体からなるｎ型層１０２〜１０５およびｐ型層１０７〜１１０と、ｎ型層１０２〜１０５とｐ型層１０７〜１１０との間に配置された発光層１０６とを備える。 - 特許庁

The semiconductor light emitting element has a laminate structure including n-type semiconductor layers 102 and 103, p-type semiconductor layers 110 and 111, and an active layer 105 interposed between those n-type semiconductor layers 102 and 103 and p-type semiconductor layers 110 and 111.例文帳に追加

半導体発光素子は、ｎ型半導体層１０２，１０３と、ｐ型半導体層１１０，１１１と、これらｎ型半導体層１０２，１０３とｐ型半導体層１１０，１１１との間に介在する活性層１０５とを含む積層構造を有する。 - 特許庁

This superjunction semiconductor element is provided with an n high-resistance region 20, around a drift layer 12 consisting of parallel pn layers composed of n drift regions 12a and p partition regions 12b, and concentration ND of the impurities in the high-resistance region 20 is set at 5.62×1017×VDSS-1.36 (cm-3) or lower.例文帳に追加

ｎドリフト領域１２ａとｐ仕切り領域１２ｂとの並列ｐｎ層からなるドリフト層１２の周囲に、ｎ^-高抵抗領域２０を設け、そのｎ^-高抵抗領域２０の不純物濃度Ｎ_Dを５．６２×１０^17×Ｖ_DSS^-1.36（ｃｍ^-3）以下とする。 - 特許庁

On a sapphire substrate 1, material sources Zn and O for composing the ZnO-based oxide, such as a ZnO, are grown without supplying the material of an n-type dopant, and the ZnO-based oxide semiconductor layer is grown by supplying the N of the p-type dopant (a).例文帳に追加

サファイア基板１上に、ｎ形ドーパントの材料を供給しないでＺｎＯ系酸化物、たとえばＺｎＯを構成する材料源ＺｎとＯ、およびｐ形ドーパントのＮを供給することによりＺｎＯ系酸化物半導体層を成長する（ａ）。 - 特許庁

An interconnect line 67 is a first metal layer interconnect line for connecting between the N type region 65 of one end of one side switching transistor constituting 2 inputs selecting circuit and the N type region 63 of one end of the other side switching transistor constituting selecting circuit.例文帳に追加

配線６７は、２入力選択回路を構成する一方のスイッチングトランジスタの一端のＮ型領域６５と、該選択回路を構成する他方のスイッチングトランジスタの一端のＮ型領域６３との間を接続するためのメタル第１層配線である。 - 特許庁

By the negative bias, positive holes are distributed unevenly in an n^+-type embedded region 3 and an n-type semiconductor layer 4 close to the trench insulation film 5, so that the center of the flow of electrons is shifted not only to the center of a pn junction but also to the side of the trench insulation film 5.例文帳に追加

この負バイアスにより、トレンチ絶縁膜５に近いｎ＋型埋め込み領域３及びｎ型半導体層４内に正孔が偏在し、これにより電子の流れの中心はｐｎ接合の中心だけではなく、トレンチ絶縁膜５側にシフトする。 - 特許庁

In the electrophotographic photoreceptor using a laser whose oscillation wavelength is in the range of 380-500 nm as a light source for exposure, an N,N-bisenamine compound of formula (1) is contained as a charge transfer material in a photosensitive layer on an electrically conductive support.例文帳に追加

発振波長が３８０〜５００ｎｍの範囲にあるレーザを露光光源として使用される電子写真感光体において、導電性支持体上の感光層に、電荷移動物質として下記一般式（１）で表されるＮ，Ｎ−ビスエナミン化合物を含有せしめる。 - 特許庁

The semiconductor device comprises a first n-type MOS transistor having a channel region formed on the element region A1; and a second n channel MOS transistor, and a p channel MOS transistor having a channel region formed on the epitaxial layer.例文帳に追加

この半導体装置は、素子領域Ａ１に形成されたチャネル領域を有する第１のＮチャネル型ＭＯＳトランジスタと、エピタキシャル層に形成されたチャネル領域を有する第２のＮチャネル型ＭＯＳトランジスタおよびＰチャネル型ＭＯＳトランジスタとを備えている。 - 特許庁

There is provided, under a side wall spacer 9 provided in a side wall of a gate electrode 3, an n+ type semiconductor region 8a which is the same as an n+ type semiconductor region 8b constituting a resistance layer, and has relatively high impurity concentration and a relatively deep junction depth.例文帳に追加

ゲート電極３の側壁に設けられたサイドウォールスペーサ９の下に、抵抗層を構成するｎ^+型半導体領域８ｂと同一の相対的に高い不純物濃度と相対的に深い接合深さとを有するｎ^+型半導体領域８ａを設ける。 - 特許庁