「n layer」に関連した英語例文の一覧と使い方(107ページ目) - Weblio英語例文検索

The n^+ epitaxial layer 5 has a projection part 19 on the upper surface 5a, contacting the anode electrode 9, and the p-type impurity region 13 is formed to reach a region R closer to the lower surface 3b side of the n-type substrate 3 than to the tip of the projection part 19.例文帳に追加

ｎ^+エピタキシャル層５はアノード電極９と接触する上面５ａに突起部１９を有しており、ｐ型不純物領域１３は突起部１９の先端よりもｎ型基板３の下面３ｂ側の領域Ｒに達するように形成されている。 - 特許庁

Therefore, a p-n junction is formed along the hole 2 of the porous silicon layer 3 so that since the area of the p-n junction per unit area in the silicon substrate 1 can be substantially increased, a highly efficient light-emitting element is realized.例文帳に追加

従って、多孔質シリコン層３の孔２に沿ってｐｎ接合が形成されているので、シリコン基板１における単位面積当たりのｐｎ接合の面積を実質的に大きくすることができるので、高効率の発光素子を実現することができる。 - 特許庁

A conductor pattern 11 formed on the surface of a substrate layer 10-1 composing a drive coil L1 and each of the interfaces of substrate layers 10-1 to 10-n is electrically connected through a through hole 12 penetrating the substrate layers 10-1 to 10-n.例文帳に追加

駆動コイルＬ１を構成する基板層１０−１の表面及び基板層１０−１〜１０−ｎの界面それぞれに形成される導線パターン１１は、基板層１０−１〜１０−（ｎ−１）を貫通するスルーホール１２を通じて電気的に接続される。 - 特許庁

To provide an artificial grating multilayered film medium having high recording performance and a high S/N ratio even when a thin soft magnetic layer having ≤100 nm thickness is formed and to provide a magnetic storage device using the medium and having high recording performance and a high S/N ratio.例文帳に追加

１００ｎｍ以下の薄い軟磁性層に形成した場合でも、高い記録性能と高いＳ／Ｎを有する人工格子多層膜媒体を提供すること、およびそれを用いて、高い記録性能と高いＳ／Ｎとを備えた磁気記憶装置を提供する。 - 特許庁

The percutaneously absorbable pharmaceutical preparation is obtained by forming, on at least one surface of a support, an adhesive layer which contains (-)-(R)-N, α-dimethyl-N-2-propynylphenethylamine and/or its hydrochloride, a metal chloride and an adhesive and is subjected to a crosslinking treatment.例文帳に追加

（−）−（Ｒ）−Ｎ，α−ジメチル−Ｎ−２−プロピニルフェネチルアミンおよび／またはその塩酸塩、金属塩化物並びに粘着剤を含有し、架橋処理が施されてなる粘着剤層が、支持体の少なくとも片面に形成されてなる経皮吸収製剤。 - 特許庁

When connecting pairs of N information terminals 3 and gateway devices 1, a gateway device 1 is continued with other two gateway devices 1 using one unidirectional layer-3 tunnel to configure a logical unidirectional ring network constituted of N gateway devices 1, or said gateway device 1 is continued using a pair of bidirectional layer-3 tunnels to configure the logical bidirectional ring network constituted of N gateway devices 1.例文帳に追加

Ｎ台の情報端末３とゲートウェイ装置１の組の接続において、ゲートウェイ装置１は他の２台のゲートウェイ装置１と１本の片方向レイヤ３トンネルを用いて連続することにより、Ｎ台のゲートウェイ装置１からなる論理的な片方向のリング網を構成するか、または１対の双方向レイヤ３トンネルを用いて接続することにより、Ｎ台のゲートウェイ装置１からなる論理的な双方向のリング網を構成する。 - 特許庁

An electrode is provided on an N-type conductivity nitride semiconductor for the formation of a nitride semiconductor device, where the electrode is of a four-layered structure composed of a first W-containing layer, a second Al-containing layer, a third Pt-containing layer, and a fourth Au or Pt-containing layer, and the electrode is connected electrically through the fourth layer.例文帳に追加

ｎ型導電性を有する窒化物半導体上に、電極が設けられた窒化物半導体素子であって、前記電極が、Ｗを有する第１の層、該第１の層の上にＡｌを有する第２の層、該第２の層の上にＰｔを有する第３の層、該第３の層の上にＡｕ若しくはＰｔを有する第４の層であると共に、該第４の層でもって前記電極が電気的に接続されることを特徴とする。 - 特許庁

In the organophotoreceptor, having at least an intermediate layer on a conductive support body and having a photosensitive layer containing a charge generating substance and a charge transport substance on the intermediate layer, the intermediate layer contains N-semiconductor particles having 3 to 200 nm number average primary particle diameter, and the surface layer of the organophotoreceptor contains polycarbonate, having a structural unit expressed by general Formula (1).例文帳に追加

導電性支持体上に少なくとも中間層、該中間層上に電荷発生物質及び電荷輸送物質を含有する感光層を有する有機感光体において、前記中間層が数平均一次粒径が３〜２００ｎｍのＮ型半導性粒子を含有し、前記有機感光体の表面層に下記一般式（１）で表される構造単位を有するポリカーボネートを含有することを特徴とする有機感光体。 - 特許庁

The present invention relates to the nitride light-emitting element comprising an n-type clad layer 30, an active layer 40, a p-type clad layer 50 and a transparent conductive film layer 60 that are sequentially laminated on a substrate 10, wherein the transparent conductive film layer 60 including a surface patterned in nanometer scale using wet etching and post-thermal-treatment without a separate etching mask.例文帳に追加

基板１０上に順次積層されたｎ型クラッド層３０、活性層４０、ｐ型クラッド層５０及び透明導電性薄膜層６０を備え、ここで、透明導電性薄膜層６０は、内部で発生した光の外部発光効率を高めるために別途のエッチングマスクなしに湿式エッチング方式とポスト熱処理によるナノメートルスケールでパターニングされた表面を有する窒化物系発光素子である。 - 特許庁

A light emitting diode 10, having a semiconductor substrate 11 and a single hetero-structure formed thereon and having at least a p-type active layer 13 and an n-type clad layer 14, is formed by forming an absorption layer 12 for absorbing light emitted by a light emitting layer, and having secondary light emitting intensity lower than the semiconductor substrate 11 between the active layer 13 and the semiconductor substrate 11.例文帳に追加

半導体基板１１と、その上に形成された少なくともｐ型の活性層１３及とｎ型のクラッド層１４とを備えたシングルヘテロ構造の発光ダイオード１０において、活性層１３と半導体基板１１との間に、発光層で発光した光を吸収すると共に、半導体基板１１より二次発光強度が低い吸収層１２を形成することにより、発光ダイオード１０を構成した。 - 特許庁

Stimulation is caused in a direction orthogonal to the guide direction of the signal light by embedding n-GaInAsP current block layers 504 to both sides of a GaInAsP active layer 502 formed on an n-InP substrate 501 and forming n-InP embedded layers 510 arranged in a direction orthogonal to the GaInAsP active layers 502 at a prescribed interval to the n-GaInAsP current block layers 504.例文帳に追加

ｎ−ＩｎＰ基板５０１上に形成されたＧａＩｎＡｓＰ活性層５０２の両側をｎ−ＧａＩｎＡｓＰ電流ブロック層５０４で埋め込むとともに、ＧａＩｎＡｓＰ活性層５０２と直交する方向に所定間隔で配列されたｎ−ＩｎＰ埋め込み層５１０をｎ−ＧａＩｎＡｓＰ電流ブロック層５０４に形成することにより、信号光の導波方向と直交する方向で発振が起こるようにする。 - 特許庁

This cleaning sheet is constituted by providing a cleaning layer substantially having no adherence and having ≥0.98 N/mm2 elastic modulus in tension (according to testing method JIS K7127) on a support, or by providing, moreover, a normal adhesive agent layer on the other side surface.例文帳に追加

支持体に、実質的に粘着性を有さずかつ引張弾性率（試験法ＪＩＳ Ｋ７１２７に準ずる）が０．９８Ｎ／ｍｍ^2以上のクリーニング層が設けられてなる、又はさらに他面に通常の粘着剤層が設けられてなるクリーニングシートである。 - 特許庁

In the insulated electric wire 1 having the insulating layer 4 formed of fluorine resin on the conductor 2, the insulating layer 4 is subjected to induction heating treatment together with the conductor 2 to have a peeling strength of 0.05 N/mm or more with respect to the conductor 2.例文帳に追加

導体２上にフッ素樹脂からなる絶縁層４を設けた絶縁電線１において、導体２と共に絶縁層４を熱処理して導体２に対する絶縁層４のピール強度を０．０５Ｎ／ｍｍ以上にしたものである。 - 特許庁

On such a portion of the n-type GaN substrate 11, which is not covered with the insulating film mask 16, a GaN-based semiconductor layer 25 containing an active layer 19 made of a nitride-based group III-V compound semiconductor containing In and Ga is grown.例文帳に追加

この絶縁膜マスク１６で覆われていない部分のｎ型ＧａＮ基板１１上に、ＩｎおよびＧａを含む窒化物系ＩＩＩ−Ｖ族化合物半導体からなる活性層１９を含むＧａＮ系半導体層２５を成長させる。 - 特許庁

Total amount (about 3 μm) of a thickness of the p-side electrode 10 and the thickness of the p-side pad electrode 11 is larger than a distance (about 1.0 μm to about 2.1 μm) from an under surface of a n-type clad layer 3 under a MQW active layer 4 to the upper surface of the ridge.例文帳に追加

そして、ｐ側電極１０とｐ側パッド電極１１との合計厚み（約３μｍ）は、ＭＱＷ活性層４の下のｎ型クラッド層３の下面からリッジ部の上面までの距離（約１．０μｍ〜約２．１μｍ）よりも大きい。 - 特許庁

A saturable absorption layer 19 made of InGaN and having a characteristic indicative of saturation of light absorption amount is provided on an n-type GaN substrate 11, and (carbon) C is doped into a saturable absorption layer 19 made of InGaN.例文帳に追加

ｎ型ＧａＮ基板１１上に、光の吸収量が飽和する特性を備えているＩｎＧａＮから成る可飽和吸収層１９が設けられており、そのＩｎＧａＮから成る可飽和吸収層１９にＣ（炭素）が添加（ドーピング）されている。 - 特許庁

An N-type impurity diffusion region 124 is provided adjacent to the surface-layer P-type impurity diffusion region 122, and the diffusion regions 122 and 124 are connected to a signal terminal 140, via a silicide layer 130 that is formed on the surface.例文帳に追加

表層のＰ型不純物拡散領域１２２と隣接してＮ型不純物拡散領域１２４が設けられ、これらの拡散領域１２２，１２４は、その表面に形成したシリサイド層１３０を介して信号端子１４０に接続される。 - 特許庁

The light detecting element 20 is formed by including a pin diode having a p-type semiconductor layer 22, a sensitive region 24, and an n-type semiconductor layer 26, and the sensitive region 24 is formed along the outer edge 2a of the light emitting element 2 in a plan view.例文帳に追加

光検出素子２０は、ｐ型半導体層２２、有感領域２４、ｎ型半導体層２６を有するｐｉｎダイオードを含んで構成され、このうち有感領域２４は、平面視で発光素子２の外縁２ａに沿って形成されている。 - 特許庁

Disclosed are the impact absorbing material for the flat display which is a single layer of ≥100 μm in thickness and 3 to 15 N/25 mm in glass adhesive strength, and the optical filter for the plasma display including an impact resistant layer made of the impact absorbing material.例文帳に追加

単層で厚みが１００μｍ以上で、ガラス密着性が３〜１５Ｎ／２５ｍｍであるフラットディスプレイ用耐衝撃吸収材、及びこの耐衝撃吸収材からなる耐衝撃層を含有するプラズマディスプレイ用光学フィルタである。 - 特許庁

By providing the n-type diffusion layer 17, a depletion layer is well generated in the semiconductor device 10 when a reverse voltage is applied, and a leakage current can also be decreased, so that the semiconductor device 10 will have a high breakdown voltage.例文帳に追加

Ｎ型拡散層１７を設けることによって逆方向電圧が印加された際、半導体素子１０内に空乏層が良好に発生し、また漏れ電流を減少させることができるため半導体素子１０は良好な耐圧性を備える。 - 特許庁

A peak position of impurity density of the N-type impurity layer is at a depth of equal to or less than 100 nm from the surface of the P-type silicon substrate 1, and a film thickness of the P-type impurity layer 4 is larger than 0 nm and equal to or less than 20 nm.例文帳に追加

Ｎ型不純物層の不純物濃度のピーク位置が、Ｐ型シリコン基板１の表面からの深さが１００ｎｍ以下の位置に存在しており、Ｐ型不純物層４の膜厚は、０ｎｍよりも大きく且つ２０ｎｍ以下である。 - 特許庁

The insulating layer 4 for phase inversion is formed to a film thickness of approximately λ/4n, where (n) is a refractive index thereof and λ is a target wavelength, and the surface metal layer 5 is formed to have a sheet resistance of approximately 100 to 450 Ω/sq.例文帳に追加

また、位相反転用絶縁層４は、その屈折率をｎ、対象波長の波長をλとしたときに、略λ／４ｎとなる膜厚に成膜され、表層金属層５は、シート抵抗が略１００〜４５０Ω／□となる膜厚に成膜される。 - 特許庁

With the p-MOS structure, the base body is an n-type silicon substrate 1, the high-potential electrode is a gate electrode 4, the low-potential electrode is a drain region (or a source region), and the insulation layer is a gate insulation layer 3.例文帳に追加

ｐ−ＭＯＳ構造をとるもので、基体がｎ型シリコン基板１であり、高電位電極がゲート電極４であり、低電位電極がドレイン領域（またはソース領域）２であり、絶縁層がゲート絶縁層３であることを特徴とする。 - 特許庁

The gate electrode 8b for diode is formed in a region where a p-type body layer 3a is formed, and has such a structure that a trench 6b in which the gate electrode 8b for diode is arranged does not reach an n^- type drift layer 2.例文帳に追加

そして、ダイオード用ゲート電極８ｂについては、ｐ型ボディ層３ａが形成されている領域に形成されるようにし、ダイオード用ゲート電極８ｂが配置されるトレンチ６ｂがｎ^-型ドリフト層２まで達しない構造とされるようにする。 - 特許庁

The protective layer has an uneven structure where projections and recessions continue periodically, and the uneven structure satisfies t≤390/nb (nm) and h/t≥0.4 when the period is n(nm), height is h(nm), and the refractive index of the protective layer is nb.例文帳に追加

保護層は、凹部および凸部が周期的に連続な凹凸構造を有するものであり、凹凸構造は、周期をｔ（ｎｍ）、高さをｈ（ｎｍ）、保護層の屈折率をｎｂとするとき、ｔ≦３９０／ｎｂ（ｎｍ）およびｈ／ｔ≧０．４を満たすものである。 - 特許庁

The total thickness (about 3 μm) of the p-side electrode 10 and the p-side pad electrode 11 is larger than a distance (about 1.0 μm to about 2.1 μm) from the lower face of an n-type clad layer 3 below an MQW active layer 4 to the upper face of the ridge part.例文帳に追加

そして、ｐ側電極１０とｐ側パッド電極１１との合計厚み（約３μｍ）は、ＭＱＷ活性層４の下のｎ型クラッド層３の下面からリッジ部の上面までの距離（約１．０μｍ〜約２．１μｍ）よりも大きい。 - 特許庁

The direction (arrow 43) that is the main direction of travel electron for electrons in an n-type layer, that is, a collector layer 33, is set so as to substantially be the direction <111> of a GaAs semiconductor substrate 31, and in an HBT30, a collector breakdown voltage (collector withstanding voltage) is raised up.例文帳に追加

ｎ型層すなわちコレクタ層３３中の電子の主な走行方向（矢印４３）を、実質的にＧａＡｓ半導体基板３１の〈１１１〉方向となるようにし、ＨＢＴ３０において、コレクタ降伏電圧（コレクタ耐圧）を高くする。 - 特許庁

The gate electrode 5B, p-type diffusion region, and a first-layer wiring M1H are connected to each other at a shared contact 9A1 and the gate electrode 5E, an n-type diffusion region 7A6, and a first-layer wiring M1I are connected to one another at a shared contact 9A2.例文帳に追加

ゲート電極５ＢおよびＰ型拡散領域と１層目配線Ｍ１Ｈとはシェアードコンタクト９Ａ１で接続され、ゲート電極５ＥおよびＮ型拡散領域７Ａ６と１層目配線Ｍ１Ｉとはシェアードコンタクト９Ａ２で接続される。 - 特許庁

Since a pn interface is formed not by hetero-junction with different kind semiconductor material like the conventional case but by homojunction with ZnO based semiconductor of the i-type ZnO light emitting layer 2 and the n-type ZnO layer 3, hole injection efficiency is high.例文帳に追加

また、従来例のような異種半導体材料とのヘテロ接合ではなく、ｉ型ＺｎＯ発光層２とｎ型ＺｎＯ層３とのＺｎＯ系半導体によるホモ接合でｐｎ界面を形成しているので、ホール注入効率が高い。 - 特許庁

A coated cutting tool has hard coating including at least one aluminum titanium nitride layer having a B1 cubic phase single layer structure and composition (Al_xTi_1-x)N wherein x is in the range of about 0.46 to about 0.52 mol.例文帳に追加

Ｂ１立方晶相の単層構造と組成（Ａｌ_ｘＴｉ_１−ｘ）Ｎとを有し、ｘが約０．４６〜約０．５２モルの範囲である、少なくとも１つの窒化アルミニウムチタン層を含むハードコーティングを有する、コーティングされた切削工具を開示する。 - 特許庁

The second semiconductor layer 13 including the oxidized regions 13 is entirely covered with a p-electrode 14, and an n-electrode 15 is formed on the other side of the first semiconductor layer 11.例文帳に追加

第２半導体層１３の上には酸化領域１３ａを含む全面にｐ側電極１４が形成されており、第１半導体層１１における第２半導体層１３の反対側の面上にはｎ側電極１５が形成されている。 - 特許庁

A floating diffusion region 131 formed in the p-type impurity layer 113 and a transfer gate electrode 123 formed surrounding the floating diffusion region 131 are provided on the first surface 1 side on the n-type impurity layer 111.例文帳に追加

ｐ型不純物層１１３内に形成されるフローティング拡散領域１３１、及びフローティング拡散領域１３１を囲むように形成されるトランスファーゲート電極１２３は、ｎ型不純物層１１１上の第１面１側に形成される。 - 特許庁

The projections 140a are formed in-situ on the p-type nitride semiconductor layer 140 because a plurality of V-pits 120a are formed on the n-type nitride semiconductor layer 120.例文帳に追加

本発明によれば、ｎ型窒化物半導体層１２０上に複数のＶ‐ピット１２０ａが形成されており、これによってｐ型窒化物半導体層１４０上にはインシチュー（ｉｎ‐ｓｉｔｕ）工程で突出部１４０ａを形成することができる。 - 特許庁

In the peripheral area B formed at a semiconductor device, a depletion layer is expanded when the semiconductor device is off, and an n^+-type channel stopper area 62 is provided for preventing the depletion layer from reaching the side face of the peripheral area B.例文帳に追加

半導体装置に形成されている周辺領域Ｂは、半導体装置のオフ時に空乏層を広げるとともに、その空乏層が周辺領域Ｂの側面にまで達するのを防止するｎ^＋型のチャネルストッパ領域６２を備えている。 - 特許庁

In an organic electroluminescent element having one or more of organic layer between positive and negative electrodes, the organic electroluminescent element has a thickness of the organic layer less than 2000 Åand a thickness of the negative electrode satisfies conditions expressed by an expression 400 [Å]≤L≤n×0.8 [Å].例文帳に追加

陰極と陽極との間に１層以上の有機層を有する有機ＥＬ素子において、有機層の厚さが２０００Å未満であり、かつ、陰極の厚さＬ［Å］が下記の式で示される条件を満たす有機ＥＬ素子とする。 - 特許庁

The p^--type semiconductor layer 33 composes a pn junction on an interface to the n-type semiconductor layer 32, and includes a plurality of multiplication regions AM for performing avalanche multiplication of a carrier generated by incidence of light to be detected corresponding to the light detection channels.例文帳に追加

ｐ^−型半導体層３３は、ｎ型半導体層３２との界面でｐｎ接合を構成し、被検出光の入射によって生じたキャリアをアバランシェ増倍させる増倍領域ＡＭを光検出チャンネルに対応して複数有する。 - 特許庁

The coating layer 3 is an amorphous carbon film formed on the coating layer 2 by a plasma CVD from a starting raw material containing a carbon compound, and has a thickness of 10-300 Å and a surface tension of ≤55×10^-3 N/m.例文帳に追加

被覆層３は、炭素化合物を含む出発原料からプラズマＣＶＤにより被覆層２上に形成されたアモルファスカーボン被膜であって１０〜３００オングストロームの厚さと５５×１０^−３Ｎ／ｍ以下の表面張力とを備える。 - 特許庁

Two kinds of the different materials of iron silicide are comprise a layer (p-type), containing β-FeSi_2 or a component capable of forming β-FeSi_2 and an acceptor and a layer (n-type), containing β-FeSi_2 or the component capable of forming β-FeSi_2 and a donor.例文帳に追加

ケイ化鉄の２種類の異なる材料は、β−ＦｅＳｉ_２又はβ−ＦｅＳｉ_２を形成し得る成分と、アクセプターとを含む層（ｐ型）、及びβ−ＦｅＳｉ_２又はβ−ＦｅＳｉ_２を形成し得る成分と、ドナーとを含む層（ｎ型）からなる。 - 特許庁

Between a scan line 2 and a signal line 3 at the crossing part of an almost L-shaped plane of both the lines 2 and 3, a gate insulating film 12, intrinsic amorphous silicon layer 21, inter-line insulating film 22 composed of a silicon nitride and n+ silicon layer 23 are provided in this order.例文帳に追加

走査線２と信号線３との平面ほぼＬ字状の交差部における両線２、３間には、ゲート絶縁膜１２、真性アモルファスシリコン層２１、窒化シリコンからなる線間絶縁膜２２及びｎ^+シリコン層２３がこの順で設けられている。 - 特許庁

The circuit board 1 is constituted by providing a first thin film transistor 3 constituted in a top gate structure provided with a p-type organic semiconductor layer 33, and a second thin film transistor 4 constituted in a bottom gate structure provided with an n-type organic semiconductor layer 45 on the same substrate 2.例文帳に追加

回路基板１は、有機半導体層を備えるトップゲート構造の第１の薄膜トランジスタ３と、有機半導体層を備えるボトムゲート構造の第２の薄膜トランジスタ４とが、同一基板２上に設けられてなるものである。 - 特許庁

An N-type clad layer 4 is grown into a shape like a chevron on a substrate 1 of sapphire or the like, and a plurality of nitride based III-V compound semiconductor layers including an active layer 6 are grown thereon into a shape like a chevron for the formation of a light emitting device structure.例文帳に追加

サファイア基板などの基板１上に山形にｎ型クラッド層４を成長させ、その上に活性層６を含む複数の窒化物系ＩＩＩ−Ｖ族化合物半導体層を山形に成長させて発光素子構造を形成する。 - 特許庁

The n-type semiconductor layer 150 is formed of an amorphous thin film having, as principal components, indium oxide and zinc oxide the same material as the transparent electrode layer 160, wherein a difference in a work function is less than 0.3 eV and a difference in an energy bandgap is less than 0.2 eV.例文帳に追加

ｎ型半導体層１５０を、透明電極層１６０と同材質の酸化インジウムおよび酸化亜鉛を主要成分とし、仕事関数の差が０．３ｅＶ未満、エネルギーバンドギャップの差が０．２ｅＶ未満の非晶質薄膜に形成する。 - 特許庁

The occurrence of a dislocation is suppressed, therefore, and the rise of diffusion resistance is suppressed, the yield ratio and the reliability of the devices is improved by implanting suitable dislocation suppressive elements into the P-type well layer 4 and the N-type well layer 5, respectively.例文帳に追加

これにより転位の発生を抑制しつつ、かつ、Ｐウエル層４とＮウエル層５それぞれに適した転移抑制元素を打ち分けることで拡散抵抗の上昇を抑制し、歩留まりを向上させ、素子の信頼性を高めることができる。 - 特許庁

By the adhesive 50, the chip body 10, the lead frame 40 and respective layers formed on the chip body 10 are short-circuited, and a P-type semiconductor layer and an N-type semiconductor layer formed on the chip body 10 are short-circuited.例文帳に追加

接着剤５０により、チップ本体１０とリードフレーム４０ならびにチップ本体１０に形成されている各層の相互間は短絡され、チップ本体１０に形成されているＰ型半導体層とＮ型半導体層との間も短絡される。 - 特許庁

At least one information recording layer of the second to Nth information layers (ith information recording layer (i is an integer meeting 2≤i≤N)) includes ith recording learning regions 702b, 702c, and 702d for learning the recording conditions.例文帳に追加

第２〜第Ｎの情報記録層のうち少なくとも一つの情報記録層（第ｉの情報記録層（ｉは２≦ｉ≦Ｎを満たす整数。））は、記録条件を学習するための第ｉの記録学習領域７０２ｂ，７０２ｃ，７０２ｄを含む。 - 特許庁