「nmI」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A CPU 1 has an NMI terminal 1-1 into which non-maskable NMI signals are input, and an INT terminal 1-2 into which maskable INT signals are input.例文帳に追加

ＣＰＵ１は、マスク不可のＮＭＩ信号が入力されるＮＭＩ端子１−１と、マスク可のＩＮＴ信号が入力されるＩＮＴ端子１−２とを有する。 - 特許庁

But a control circuit by a flip flop for receiving the input of the NMI signal to generate an interrupt signal does not transmit an unlawful signal except an initially inputted NMI signal to output.例文帳に追加

しかし、ＮＭＩ信号を入力して割込信号を発生するフリップフロップによる規制回路は初回に入力されたＮＭＩ信号以外の不正な信号を出力に伝達しない。 - 特許庁

A possibility that a deadline error of a task k may occur is determined under the condition of Σ_i=1...NMi*Uk,i≤Lk.例文帳に追加

Σ_i=1...N Mi * Uk,i ≦ Lk の条件によってタスク k のデッドラインミスが発生する可能性を判定する。 - 特許庁

CPU 56 executes the process of the time of a power cut according to an inputted signal to NMI terminal.例文帳に追加

ＣＰＵ５６は、ＮＭＩ端子への信号入力に応じて電源断時処理を実行する。 - 特許庁

On the occurrence of system event (INTR, NMI, SMI, SRESET, INIT), the assertion of STPCLK# is prohibited for a given length of time, making it operate at high speed.例文帳に追加

システムイベント（ＩＮＴＲ，ＮＭＩ，ＳＭＩ，ＳＲＥＳＥＴ，ＩＮＩＴ）があった場合、一定時間ＳＴＰＣＬＫ＃のアサートを禁止し、高速動作させる。 - 特許庁

Thus, when a power supply voltage lowers, NMI interruption is applied to the CPU 56 of a main substrate earlier than the CPU of the other respective substrates and the CPU 56 starts an NMI interruption processing earlier.例文帳に追加

従って、電源電圧が低下していくときに、主基板のＣＰＵ５６には、他の各基板のＣＰＵよりも早めにＮＭＩ割込がかかり、ＣＰＵ５６は、早めにＮＭＩ割込処理を開始する。 - 特許庁

Then, after waiting for a prescribed time, when the state of the NMI terminal level is switched from the Low level to a High level and the release of an NMI interruption request is detected, the stoppage of the FRC is released.例文帳に追加

そして、所定時間の経過を待ち、ＮＭＩ端子レベルの状態がLowレベルからHighレベルに切り替わり、ＮＭＩ割込要求が解除されたことが検知されると、ＦＲＣの停止が解除される。 - 特許庁

In a power failure generation NMI process, CPU confirms whether a power source failure flag is already set or not.例文帳に追加

停電発生ＮＭＩ処理で、ＣＰＵは、電源断フラグが既にセットされているか否か確認する。 - 特許庁

In an NMI interruption processing, the number of unpaid prize balls is stored in a backup RAM area as a total number.例文帳に追加

ＮＭＩ割込処理において、未払出の賞球個数が総数としてバックアップＲＡＭ領域に格納される。 - 特許庁

Thus, by an RET instruction, return to the address where the NMI is generated at the time of the power supply stoppage is performed.例文帳に追加

従って、ＲＥＴ命令によって、電力供給停止時にＮＭＩが発生したアドレスにリターンする。 - 特許庁

By validating a system reset signal SR (E) within a period after performing NMI processing based on a power disconnection signal PD (1) and in which the signal PD (1) is active (a period in which the performance of NMI processing is valid), a computer program returns to a main routine after finishing the NMI processing to prevent a game from progress.例文帳に追加

電源断信号ＰＤ（１）に基いてＮＭＩ処理を実行した後であり、かつ、電源断信号ＰＤ（１）がアクティブ状態になっている期間（ＮＭＩ処理の実行が有効な期間）内にシステムリセット信号ＳＲ（Ｅ）を有効にすることにより、コンピュータプログラムがＮＭＩ処理の終了後にメインルーチンに戻り、遊技が進行してしまうことがない。 - 特許庁

As the voltage of the power source drops down steadily, a CPU 371 for controlling prize balls of a prize ball control board 37 undergoes NMI interruption at the same timing at which the NMI interruption is applied onto a CPU 56 of the main board 31.例文帳に追加

従って、電源電圧が低下していくときに、賞球制御基板３７の賞球制御用ＣＰＵ３７１に対して、主基板３１のＣＰＵ５６にＮＭＩ割込がかかった時点と同じタイミングでＮＭＩ割込がかかる。 - 特許庁

As a result, as the power source voltage lowers, a CPU 371 for controlling prize balls of a prize ball control board 37 undergoes the NMI interruption at the same timing as that at which the NMI interruption is applied onto a CPU 56 of the main board 31.例文帳に追加

従って、電源電圧が低下していくときに、賞球制御基板３７の賞球制御用ＣＰＵ３７１に対して、主基板３１のＣＰＵ５６にＮＭＩ割込がかかった時点と同じタイミングでＮＭＩ割込がかかる。 - 特許庁

When the power supply voltage gradually falls off, NMI (Non-Maskable Interrupt) occurs in a prize ball control CPU 371 of a prize ball control board 37 at the same timing as when NMI occurs in the CPU 56 of the main board 31.例文帳に追加

従って、電源電圧が低下していくときに、賞球制御基板３７の賞球制御用ＣＰＵ３７１に対して、主基板３１のＣＰＵ５６にＮＭＩ割込がかかった時点と同じタイミングでＮＭＩ割込がかかる。 - 特許庁

Therefore, as the power source drops continuously, a CPU 371 for controlling prize balls of a prize ball control board 37 undergoes the NMI interruption at the same timing as that when the NMI interruption is applied to a CPU 56 of the main board 31.例文帳に追加

従って、電源電圧が低下していくときに、賞球制御基板３７の賞球制御用ＣＰＵ３７１に対して、主基板３１のＣＰＵ５６にＮＭＩ割込がかかった時点と同じタイミングでＮＭＩ割込がかかる。 - 特許庁

In the case that an NMI signal is unlawfully inputted, a reset signal to be provided for a CPU56 does not reach a reset level.例文帳に追加

不正にＮＭＩ信号が入力された場合には、ＣＰＵ５６に与えられるリセット信号はリセットレベルにならない。 - 特許庁

An NMI terminal and an INT which are not used in a CPU 56 are pulled up.例文帳に追加

ＣＰＵ５６の未使用であるＮＭＩ（マスク不能割込）端子およびＩＮＴ（マスク可能割込）端子はプルアップされている。 - 特許庁

An unused NMI (Non-Maskable Interrupt) terminal and an INT (maskable INTerrupt) terminal of a CPU 56 are pulled up.例文帳に追加

ＣＰＵ５６の未使用であるＮＭＩ（マスク不能割込）端子およびＩＮＴ（マスク可能割込）端子はプルアップされている。 - 特許庁

A masking control signal NMI serves to either allow or prevent the software clearing of the interruption mask bit F.例文帳に追加

マスク制御信号ＮＭＩは、ソフトウエアが割込みマスクビットＦをクリアするのを許可するか又は阻止するかの何れかの役目をする。 - 特許庁

In an NMI interruption processing, the CPU 371 for the prize ball control stores an appropriate initial value in a backup check data area first.例文帳に追加

ＮＭＩ割込処理において、賞球制御用ＣＰＵ３７１は、まず、バックアップチェックデータ領域に適当な初期値を格納する。 - 特許庁

/proc/interrupts This is used to record the number of interrupts per CPU per IO device. Since Linux 2.6.24, for the i386 and x86_64 architectures, at least, this also includes interrupts internal to the system (that is, not associated with a device as such), such as NMI (nonmaskable interrupt), LOC (local timer interrupt), and for SMP systems, TLB (TLB flush interrupt), RES (rescheduling interrupt), CAL (remote function call interrupt), and possibly others. 例文帳に追加

/proc/interrupts(すくなくとも) i386 アーキテクチャではIRQ ごとの割り込み回数の記録に使われる。 - JM

An NMI (nonmaskable interruption) terminal and an INT (maskable interruption) terminal which are not used in the put-out control CPU 371 are pulled-up.例文帳に追加

また、払出制御用ＣＰＵ３７１の未使用であるＮＭＩ（マスク不能割込）端子およびＩＮＴ（マスク可能割込）端子はプルアップされている。 - 特許庁

To provide a device for controlling interruption to return to an original program without runaway even when an NMI request is generated before setting a stack pointer.例文帳に追加

スタックポインタ設定以前にＮＭＩ要求が発生した場合でも、暴走することなく元のプログラムに復帰させる割込み制御装置を提供する。 - 特許庁

To provide a game machine in which NMI wedging in and user reset wedging in do not compete in hardware when holding memories in battery backup.例文帳に追加

バッテリーバックアップで記憶を保持する場合、ＮＭＩ割り込みとユーザーリセット割り込みとがハードウェア的に競合しないようにすることを目的として為された - 特許庁

A control part 13 performs data save processing when receiving the start signal NMI, and stops the operation of the electronic equipment 1 when receiving the reset signal RES.例文帳に追加

制御部１３は、開始信号ＮＭＩを受信すると、データの退避処理を行い、リセット信号ＲＥＳを受信すると、電子機器１の動作を停止させる。 - 特許庁

A return address is the address where NMI which becomes the trigger of starting a game state preservation processing at the time of the power supply stoppage of the previous time is generated in a program.例文帳に追加

リターンアドレスは、プログラムにおける前回の電力供給停止時に遊技状態保存処理開始の契機となったＮＭＩが発生したアドレスである。 - 特許庁

A voltage lowering signal output from a power supply voltage monitoring IC 2 is input in an NMI (Non-Maskable Interrupt) terminal and an input terminal of the control device 1.例文帳に追加

電源電圧監視回路ＩＣ２から出力された電圧低下信号を制御装置１のＮＭＩ端子及び入力端子に入力する。 - 特許庁

A main board 100 and a discharge control board 200 are reset after performing an NMI processing to prohibit access to a RAM storing backup data.例文帳に追加

主基板１００および払出制御基板２００は、バックアップデータが記憶されたＲＡＭへのアクセスを禁止するＮＭＩ処理を実行した後にリセット状態になる。 - 特許庁

To provide an information processing system for specifying an address or a register value when unauthorized write is performed, and for suppressing the generation of such a problem that NMI does not occur though unauthorized write is performed by interruption or a problem that NMI occurs though normal write is performed.例文帳に追加

不正書き込みが行われた際のアドレスやレジスタ値を特定できるとともに、割り込みによって不正書き込みが行われたにも拘わらずＮＭＩが発生しないという問題や、正常な書き込みが行われたにも拘わらずＮＭＩが発生するという問題の発生を抑制した情報処理システムを提供すること。 - 特許庁

When a power source breakage signal is detected by a second current breakage detecting circuit, the signal is inputted in an NMI terminal, and a power source breakage processing is interrupt-executed by a first priority.例文帳に追加

第２電流断検出回路によって電源断信号を検出すると、ＮＭＩ端子に入力され、最優先で電源断処理が割り込み実行される。 - 特許庁

When the watch dog timer 111 generates time out, a BMC (Base Management Controller) 110 generates NMI interruption and informs a processor 100 that the magnetic disk unit 130 is abnormal.例文帳に追加

ＢＭＣ１１０は、ウォッチドッグタイマー１１１がタイムアウトを発生すると、ＮＭＩ割り込みを発生し、プロセッサ１００に磁気ディスク装置１３０が異常である旨を知らせる。 - 特許庁

When the power source voltage reaches a reference voltage LV3 (point P8), an output voltage of a backup voltage monitoring circuit 64 is changed to a lower level, and NMI is applied to the CPU63.例文帳に追加

電源電圧が基準電圧ＬＶ３に至ると（ポイントＰ８）、バックアップ電圧監視回路６４の出力電圧がロウレベルに変化し、ＣＰＵ６３にＮＭＩがかかる。 - 特許庁

Then, a microcomputer 31 for game control performs an NMI interrupt processing to disable the game control based on an input of the interrupt signal from the third circuit part.例文帳に追加

そして、遊技制御用マイクロコンピュータ３１が、第３の回路部からの割込信号の入力に基づいて、遊技制御を不能動化するＮＭＩ割込処理を行なう。 - 特許庁

When a power-off signal is detected by a second current-off detecting circuit, it is input to an NMI terminal so that the interrupt processing for the power-off processing is performed as a primary option.例文帳に追加

第２電流断検出回路によって電源断信号を検出すると、ＮＭＩ端子に入力され、最優先で電源断処理が割り込み実行される。 - 特許庁

When a management processor 220 detects a trouble in a management processor 120, it issues an interruption signal by NMI to the management processor 120 via a management path 300 between nodes.例文帳に追加

管理プロセッサ２２０は、管理プロセッサ１２０の障害を検出すると、ノード間管理パス３００を介して、ＮＭＩによる割り込み信号を管理プロセッサ１２０に発行する。 - 特許庁

When the deciding signal is turned on, in processing started on the basis of the NMI signal, a fraudulently announce command is transmitted to a lamp control means or sound control means.例文帳に追加

判定信号がオン状態になると、ＮＭＩ信号にもとづいて開始された処理において、不正報知コマンドがランプ制御手段や音制御手段に送信される。 - 特許庁

A low voltage signal from a power source monitor circuit mounted on a source substrait is inputted to NMI terminal of a CPU 56 through a circuit for eliminating noises.例文帳に追加

電源基板に搭載されている電源監視回路からの電圧低下信号が、ノイズ除去のための回路を介してＣＰＵ５６のＮＭＩ端子に入力される。 - 特許庁

When no service interruption signal is outputted in a priority interruption terminal NMI, a CPU 63 monitors a put-out instruction from a main control device via an interruption terminal INT, and when the service interruption signal is outputted in the priority interruption terminal NMI, the CPU 63 monitors the put-out instruction from the main control device via an input terminal IN.例文帳に追加

優先割込み端子ＮＭＩに停電信号が出力されていないときにはＣＰＵ６３が割込み端子ＩＮＴを介してメイン制御装置からの払出指令を監視し、優先割込み端子ＮＭＩに停電信号が出力されたときにはＣＰＵ６３が入力端子ＩＮを介してメイン制御装置からの払出指令を監視する。 - 特許庁

When an NMI signal inputted into the CPU 112 from an energizing monitoring circuit 82, i.e., when energizing from outside is stagnated, the CPU 112 judges whether backing up of the game condition is required or not.例文帳に追加

ＣＰＵ１１２が、通電監視回路８２からＮＭＩ信号を入力した際に、即ち、外部からの通電が滞った際に、遊技状態をバックアップする必要があるかを判断する。 - 特許庁

A return is made to an address at which NMI was generated when the stoppage of the power supply occurred by an RET instruction and a return control is executed based on the address retreated to the stack region.例文帳に追加

そして、ＲＥＴ命令によって電力供給停止時にＮＭＩが発生したアドレスにリターンし、スタック領域に退避されていたアドレスにもとづいて復旧制御が実行される。 - 特許庁

Namely, since the output of the power disconnection signal PD is prohibited, unstable data is not overwritten on backup data by NMI processing, the game can correctly be restarted based on the backup data.例文帳に追加

つまり、電源断信号ＰＤの出力が禁止されるため、ＮＭＩ処理により、バックアップデータに不定なデータが上書きされないので、バックアップデータに基いて正確に遊技を再開できる。 - 特許庁

The timer time is longer than the time from the start of mask disabling interrupting processing based on the NMI signal to the stop of power supply to the game machine.例文帳に追加

タイマ時間は、ＮＭＩ信号にもとづくマスク不能割込処理が開始されてから、遊技機への電力供給が停止することによるリセット信号が出力されるまでの時間よりも長い。 - 特許庁

In ordinary power supply stop, a reset signal is outputted before a deciding signal is turned on, but when the NMI signal is fraudulently inputted, the deciding signal is turned on.例文帳に追加

通常の電力供給停止時には判定信号がオン状態になる前にリセット信号が出力されるが、不正にＮＭＩ信号が入力された場合には、判定信号がオン状態になる。 - 特許庁

The management processor 220 externally resets the management processor 120 via the management path 300 between nodes when it determines that the trouble of the management processor 120 could not be recovered by an interruption by NMI.例文帳に追加

また、管理プロセッサ２２０は、ＮＭＩによる割り込みによって管理プロセッサ１２０の障害を復旧できなかったと判断すると、ノード間管理パス３００を介して管理プロセッサ１２０を外部リセットする。 - 特許庁

Even if a plurality of NMI signals occur due to the instability, etc., of a source voltage at a normal service interruption of power supply by the control circuit, only one non-maskable interrupt is applied in the CPU56.例文帳に追加

また、規制回路によって、通常の電力供給停止時に、電源電圧の不安定等に起因して複数回ＮＭＩ信号が発生したとしても、ＣＰＵ５６には、マスク不能割込が１回しかからない。 - 特許庁