「node negative」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD FOR LAYOUTING NODE-LINK STRUCTURE IN SPACE HAVING NEGATIVE CURVATURE例文帳に追加

負曲率を有する空間にノ—ド—リンク構造をレイアウトする方法 - 特許庁

The negative ion current detection node is constituted so that the negative ion signal proportional to the detected negative ion current is outputted.例文帳に追加

負イオン電流検出ノードは、検出された負イオン電流に比例した負イオン信号を出力するように構成されている。 - 特許庁

A switch 19 connects a terminal node 25 to either the capacitor intermediate node 21 between two capacitors connected in series between the positive-side power supply node 6 and the negative-side power supply node 7 or the second-phase node 23.例文帳に追加

スイッチ１９は、正側電源ノード６と負側電源ノード７との間に直列接続された２つのコンデンサの間のコンデンサ中間ノード２１または第２相ノード２３の一方に端子ノード２５を導通させる。 - 特許庁

A negative resistor circuit is connected in parallel to the variable resistance element via a read node.例文帳に追加

負性抵抗回路は、読み出しノードを介して可変抵抗素子に並列に接続される。 - 特許庁

In a normal condition, a switch circuit 125 connects a negative terminal 22 of the auxiliary battery 20 to the ground node G1.例文帳に追加

スイッチ回路１２５は、通常時には、補機バッテリ２０の負極端子２２を接地ノードＧ１と接続する。 - 特許庁

The source terminal of the NMOS transistor Q3 is connected to the output node OUT and the negative voltage ϕL outputted from a negative voltage generating circuit is applied to the drain of the transistor.例文帳に追加

PMOSトランジスタＱ３のソース端子は出力ノードOUTに接続され、ドレイン端子には負電圧発生回路から出力された負電圧φLが印加される。 - 特許庁

At the time of lowering the output node OUT till the negative voltage ϕL, since the node OUT is short- circuited once, the electric charge stored in the parasitic capacity of the node OUT can be quickly drawn out to the grounding terminal.例文帳に追加

出力ノードOUTを負電圧φLにまで下げる際、いったん出力ノードOUTを接地端子と短絡するため、出力ノードOUTの寄生容量に蓄積された電荷を迅速に接地端子に引き出すことができる。 - 特許庁

The positive node (104) being the impermanent contact is electrically connected to the positive node of the battery (112), and the node (106) being the impermanent contact is electrically connected to a negative code (118) of the battery (112).例文帳に追加

前記非永久接点の正のノード（１０４）は前記バッテリ（１１２）の正のノードに電気的に結合され、前記非永久接点の負のノード（１０６）は前記バッテリ（１１２）の負のノード（１１８）に電気的に結合される。 - 特許庁

A fourth switching device is coupled between the lower intermediate node and a negative voltage source, with a control terminal of the fourth switching device being coupled to a third circuit node.例文帳に追加

第４のスイッチング素子が、下側中間ノードと負電圧源との間に結合され、第４のスイッチング素子の制御端子は、第３の回路ノードに結合される。 - 特許庁

In the case of boosting and forming a negative voltage for rewrite inside, the circuit node of the negative voltage in the low power consumption mode is not turned to the grounding voltage of the circuit.例文帳に追加

書き換え用の負電圧を内部で昇圧形成する場合に、低消費電力モードにおいて負電圧の回路ノードが回路の接地電圧にならない。 - 特許庁

To provide a circuit for driving a power transistor of half-bridged configuration anticipating excessive negative swing at an output node.例文帳に追加

出力ノードでの過大な負スイングを見込んで半ブリッジ構成のパワートランジスタを駆動する回路を提供すること。 - 特許庁

The differential amplifier 41 configures a negative feedback circuit for controlling the voltage of a node N 26 together with the NMOS transistor 21.例文帳に追加

差動アンプ４１は、ＮＭＯＳトランジスタ２１と共にノードＮ２６の電圧を制御する負帰還回路を構成する。 - 特許庁

Obtained measured values are substituted to y=(t1-t2)-(s1-s2), and it is determined that the node station #1 is positioned on the master unit side when the value of y is negative and that the node station #2 is on the master unit side when it is positive.例文帳に追加

得られた測定値を、ｙ＝（ｔ１−ｔ２）−（ｓ１−ｓ２）に代入し、ｙの値が負ならば、＃１がマスタユニット側に位置し、正ならば＃２がマスタユニット側に位置すると判定する。 - 特許庁

The sensing diode includes a plus terminal electrically connected with a data line and a negative terminal electrically connected with a signal node.例文帳に追加

センシングダイオードは、データラインに電気的に接続されたプラス端子及びシグナルノードに電気的に接続されたマイナス端子を含む。 - 特許庁

A second plurality of negative resistance elements are prepared, and each element has a first output connected to a node of a first concentric ring and a second output connected to a node of a second concentric ring.例文帳に追加

第２の複数の負性抵抗素子が用意され、各素子は第１同心状リングのノードに結合される第1出力と、第２の同心状リングのノードに結合される第２出力とを有する。 - 特許庁

A reference voltage is applied to the positive input of the differential amplifier and an internal node voltage within the resistor divider network is fed back as the negative input.例文帳に追加

基準電圧が差動増幅器の正入力に印加され、抵抗分圧網の内部ノード電圧は、負入力として帰還される。 - 特許庁

The sense amplifier circuit 4 has a node NX to apply a positive constant voltage Vp before reading, a node NY to apply a negative constant voltage Vn before reading, and a node NZ connected to the nodes NX and NY when reading.例文帳に追加

センスアンプ回路４は、読み出し動作前に正の定電圧Ｖｐを与えられるノードＮＸと、読み出し動作前に負の定電圧Ｖｎを与えられるノードＮＹと、読み出し動作時にノードＮＸ及びＮＹと接続されるノードＮＺとを有する。 - 特許庁

Moreover, the auxiliary circuit H1 includes a reactor L2 for resonance and a diode D7 connected in series between a node N3 and a negative bus LN3.例文帳に追加

また、補助回路Ｈ１は、ノードＮ３と負母線ＬＮ３との間に直列に接続された共振用リアクトルＬ２およびダイオードＤ７を含む。 - 特許庁

A WTRU sends a pre-defined burst signifying a negative acknowledgement (NACK) to a Node-B via a contention-based shared feedback channel if decoding of a signal from the Node-B is not successful.例文帳に追加

ＷＴＲＵはＮｏｄｅ−Ｂからの信号の復号に成功しなかった場合、コンテンションベースの共用フィードバックチャネルを介して、否定応答（ＮＡＣＫ）を表す事前定義されたバーストをＮｏｄｅ−Ｂに送信する。 - 特許庁

Positive charges of the intermediate node 5 are discharged via the p-MOS transistor 38, and negative charges are discharged via an N-well of the p-MOS transistor 38, and the potential of the intermediate node 5 is set to about 0.7 V.例文帳に追加

こうして、中間ノード５の正の電荷はｐ‐ＭＯＳトランジスタ３８を介して、負の電荷はｐ‐ＭＯＳトランジスタ３８のＮ‐ウェルを介してディスチャージすることによって、中間ノード５の電位を約０.７Ｖ程度にする。 - 特許庁

The source terminal S of the n-channel MOS transistor NT1 is connected to a node ND1, and the drain terminal D is made the output terminal of a negative voltage VBB.例文帳に追加

ｎチャネルＭＯＳトランジスタＮＴ１のソース端子ＳがノードＮＤ１に接続され、そのドレイン端子Ｄが負電圧ＶＢＢの出力端子とされる。 - 特許庁

In the transmission node, the omitted negative response to the residual missing data unit is not mistakenly interpreted as a correctly received data unit.例文帳に追加

欠落データ・ユニットの残りに対する割愛された否定応答は、正しく受信されたデータ・ユニットとして送信ノードにより誤って解釈されない。 - 特許庁

Moreover, the auxiliary circuit H2 includes a reactor L3 and a diode D10 connected in series between a node N4 and a negative bus LN3.例文帳に追加

また、補助回路Ｈ２は、ノードＮ４と負母線ＬＮ３との間に直列に接続された共振用リアクトルＬ３およびダイオードＤ１０を含む。 - 特許庁

The detector has a return current zeroized node, electrically combined with the output and the reference of the AC voltage source, a ground node separately coupled electrically with the ground, a positive ion current sensor, and a negative ion current sensor.例文帳に追加

検出回路は、ＡＣ電圧源の出力と基準とに電気的に結合されている戻り電流ゼロ化ノードと、別個に接地に電気的に結合されている接地ノードと、正イオン電流センサと、負イオン電流センサとを含む。 - 特許庁

This portable electronic device is provided with a battery (112) and impermanent contacts including a positive node (104) and a negative node (106) constituted so as to be electrically connected to a device including at least one volatile memory device (100).例文帳に追加

本発明による携帯用電子装置は、バッテリ（１１２）と、少なくとも１つの前記揮発性メモリ装置（１００）を含む装置に電気的に結合されるように構成された正のノード（１０４）及び負のノード（１０６）を含む非永久接点とを備える。 - 特許庁

A negative feedback path is provided from the output of the filter 18A to the second entry of the total node 19A for generating the k-bit expression showing the correction value of the DC offset component.例文帳に追加

負帰還路が、DCオフセット成分の補正値のkビット表現を生じさせるために、フィルタ18Aの出力から合計ノード19Aの第2の入力に至るまで設けてある。 - 特許庁

The AC voltage of the AC power supply AC is rectified and increased N times by an N-time voltage rectification circuit, and a negative polarity voltage is generated in a node F.例文帳に追加

Ｎ倍電圧整流回路により交流電源ＡＣの交流電圧が整流されるとともにＮ倍に昇圧され、ノードＦに負極性の電圧が発生される。 - 特許庁

A control circuit, connected to a negative-voltage generation circuit, includes an output node connected to a high-frequency switch circuit and a level shift circuit that supplies a signal of a negative potential as a low-level control signal supplied to the high-frequency switch circuit, and discharges electric charges stored in the output node before the level shift circuit operates.例文帳に追加

制御回路は、負電圧発生回路に接続されるとともに、出力ノードが高周波スイッチ回路に接続され、高周波スイッチ回路に供給するローレベルの制御信号として負電位の信号を供給するレベルシフト回路を有し、出力ノードに蓄積されている電荷を、レベルシフト回路が動作する前に放電させる。 - 特許庁

In addition, the charge pump circuit uses negative boosting voltage -VDD generated in a node d of the initial stage as gate voltage to turn on a MOS transistor which outputs high levels of second and fifth clock drivers 42, 52 in a negative boosting charge pump circuit 200A.例文帳に追加

また、マイナス昇圧チャージポンプ回路２００Ａにおいて、初段のノードｄに生成された負の昇圧電圧−ＶＤＤを用いて、第２及び第５のクロックドライバー４２，５２の高レベルを出力するＭＯＳトランジスタをオンさせるためのゲート電圧として用いる。 - 特許庁

An operational amplifier AMP1 is under feedback control so as to receive the same voltage at a positive input section and a negative input section, and a circuit node fbck has the same voltage as a reference voltage VREFI.例文帳に追加

オペアンプＡＭＰ１は、正入力部と負入力部が等しい電圧となるようフィードバックがかかり、回路ノードｆｂｃｋは、参照電圧ＶＲＥＦＩに等しい電圧となる。 - 特許庁

A negative power supply voltage VPP is outputted as an output signal Output in a short time by turning ON a transistor 8 in a short time with the voltage generated at the node (e).例文帳に追加

このノードｅに発生した電圧によって短時間でトランジスタ８をＯＮさせるとこにより、負電源電圧Ｖ_PPを短時間で出力信号Ｏｕｔｐｕｔとして出力させる。 - 特許庁

A NAND(negative AND) type EEPROM(electrically erasable and progammable ROM) having bit line separation structure comprises PMOS pull-up transistors and NMOS pull-down transistors connected in series between a virtual power source node and ground.例文帳に追加

ビットライン隔離構造を有するＮＡＮＤ型ＥＥＰＲＯＭは仮想電源ノードと接地との間に直列に連結されたＰＭＯＳプルアップトランジスタとＮＭＯＳプルダウントランジスタとを含む。 - 特許庁

Namely, if the potential VDDR of voltage boosting node is a positive potential, it is 'H' level for driving the capacitor, and if the potential VDDR is a negative potential, it is 'L' level for driving the capacitor.例文帳に追加

すなわち、昇圧ノードの電位ＶＤＤＲが正の電位であればキャパシタ駆動用の“Ｈ”レベルであり、ＶＤＤＲが負の電位であればキャパシタ駆動用の“Ｌ”レベルである。 - 特許庁

The input circuit 2e is provided with a pair of transistors to which the signal CLK and the CLK bar are respectively inputted reversely to the input circuit 2d and outputs an externally negative- phase signal clkz bar amplified from an output node corresponding to the output node of the input circuit 2d based on the operation of each transistor.例文帳に追加

入力回路２ｅは、外部相補信号CLK ，CLK バーがそれぞれ入力回路２ｄとは逆に入力される一対のトランジスタを備え、各トランジスタの動作に基づいて、入力回路２ｄの出力ノードに相当する出力ノードから増幅した内部逆相信号clkzバーを出力する。 - 特許庁

In this high pressure-resistant analog switch circuit, the voltage of the gate of the high pressure-resistance junction type FET 71 is held in the same level as that of the voltage of the source regardless of whether the voltage (the voltage of a signal inputted to a node Si) of the source is positive or negative so that any negative power supply voltage (-V) is dispensed with.例文帳に追加

この高耐圧アナログスイッチ回路では、ソースの電圧（ノードＳｉに入力された信号の電圧）の正負にかかわらず高耐圧接合型ＦＥＴ７１のゲートの電圧がソースの電圧とほぼ同じレベルに保持されるため、負の電源電圧（−Ｖ）を必要としない。 - 特許庁

The common point of the negative resistance devices 5, 6 connected in series is connected to the node MN of a memory cell to which the source of the N channel FET 3 and one of the terminals of the cell capacitor 4 are connected.例文帳に追加

直列接続された負性抵抗デバイス５、６の共通点は、ＮチャネルＦＥＴ３のソースとセル容量４の一方の端子とが接続されたメモリセルノードＭＮに接続されている。 - 特許庁

A high-capacitance storage node structure is produced in a substrate 10, by patterning a hybrid resist 12, to produce both negative tone resist regions 16 and positive tone resist regions 18 in the exposed region 14.例文帳に追加

基板１０内に高静電容量の記憶ノード構造を形成するため、ハイブリッド・レジスト１２をパターニングして、露光領域１４内にネガ型レジスト域１６とポジ型レジスト域１８を生成する。 - 特許庁

Multiple mounting plates (50) for lower arm and one connecting plate (60) for lower arm are used as wirings for electrically connecting the lower arm-side switching elements (140) to a negative node (N) or the output terminals (U, V, W).例文帳に追加

また、負側ノード（N）又は出力端子（U,V,W）に下アーム側スイッチング素子（140）を電気的に接続するための配線として、複数の下アーム用搭載板（50）及び１つの下アーム用接続板（60）が用いられている。 - 特許庁

The read circuit decides data logic stored in the memory cell, based on the read voltage of the read node which varies with a current, flowing in the variable resistance element and the negative resistor circuit, according to the initial voltage.例文帳に追加

読み出し回路は、初期電圧に応じて可変抵抗素子および負性抵抗回路に流れる電流により変化する読み出しノードの読み出し電圧に基づいて、メモリセルに保持されているデータの論理を判定する。 - 特許庁

Relating to a high-voltage integrated circuit(HVIC) chip where a resistor 32 is connected between a substrate of the chip and a ground, the resistor 32 limits the current flowing a diode 31 when the specific diode 31 of the chip is made conductive by a negative transient phenomenon at the output node, for significantly improved process for negative voltage spike.例文帳に追加

チップの基板と接地の間に抵抗器３２が接続された高電圧集積回路（ＨＶＩＣ）チップで、抵抗器３２は、出力ノードでの負の過渡現象によってチップの固有ダイオード３１が導通したときに、このダイオード３１を流れる電流を制限することによって、負電圧スパイクの処理が大幅に改善される。 - 特許庁

In the formula, Iso is an isocyanate after removing one isocyanate group or a residue of a polyisocyanate, E is an element such as P or the like of the group VB of the periodic table, R_10 has a negative charge or is a hydrocarbon group including H and C having the node with C, and R_11 has a negative charge or is an ester residue of a phosphoric acid.例文帳に追加

（Ｉｓｏは、１つのイソシアネート基を除去した後のイソシアネートもしくはポリイソシアネートの残基、Ｅは、Ｐ等の周期表第ＶＢ族の元素、Ｒ_１０は、負電荷であるかその結合点がＣであるＨ及びＣを含む炭化水素基、Ｒ_１１は負電荷あるいはリン酸のエステル残基である。） - 特許庁

A constant voltage generating circuit 30 is constituted of a Wilkinson type current mirror circuit, a node N 32 on this negative feedback loop is used for a voltage source outputting a constant voltage S32 and connected to a bias supply line 35.例文帳に追加

定電圧生成回路３０をウイルソン型カレントミラー回路で構成し、この負帰還ループ上のノードＮ３２を、定電圧Ｓ３２を出力する電圧源として使用し、このノードＮ３２をバイアス供給配線３５に接続している。 - 特許庁

Light latent images As, Bs, Cs when using a positive type photoresist, light latent images Ds, Es, Fs when using a negative type photoresist, and distance (resist thickness) from the node of standing waves to an incident interface are correlated one another.例文帳に追加

ポジ型フォトレジストを使用したときに光潜像Ａｓ，Ｂｓ，Ｃｓ、及びネガ型フォトレジストを使用したときの光潜像Ｄｓ，Ｅｓ，Ｆｓと、定在波の節から入射界面への距離（レジスト厚さ）との間には相関関係がある。 - 特許庁

The charge pump further includes a second input transistor operable to receive a down (DN) signal and, in response to receiving the DN signal, transmit a second corresponding output current from a negative power supply to the output node.例文帳に追加

このチャージポンプは、ダウン（ＤＮ）信号を受け取り、そのＤＮ信号の受け取りに応答して、第２の対応する出力電流を負の電源から出力ノードに送るように動作可能な第２の入力トランジスタをさらに含む。 - 特許庁

In contrast, if a surge voltage of a negative polar common mode is impressed to the communication lines L1, L2, a protective element 9 connected between a node 2 and a terminal 3 works in the reverse direction so that the surge voltage is absorbed by the protective element 9.例文帳に追加

通信線Ｌ１，Ｌ２に負極性のコモンモードのサージ電圧が印加されたときには、ノードＮ２と端子３の間に接続された防護素子９が逆方向となり、サージ電圧はこの防護素子９で吸収される。 - 特許庁