「output buffer type」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In an image processing means 20, a command interpretation means 202 interprets a printer command stored in an input buffer 201 to output color information ci and object type information ob to a drawing color decision means 209.例文帳に追加

画像処理手段２０において、入力バッファ２０１に蓄積されたプリンタコマンドをコマンド解釈手段２０２で解釈し、色情報ｃｉ及びオブジェクト種情報ｏｂを描画色決定手段２０９に出力する。 - 特許庁

In a structure wherein printing data are spread and processed by using a rebuildable hardware, two sets of buffer groups each made up by combining input and output buffers whereto the same type access made available in a processing unit such as a band unit are formed.例文帳に追加

再構成可能ハードウェアを用いて印刷データを展開処理する構成において、バンド単位等の処理単位で同一タイプアクセスが発生する入出力バッファを組み合わせたバッファ・グループを２組構成した。 - 特許庁

The time slot assignment system comprises terminal side devices 700-730 each provided with a buffer 701, a queue length notice function 702 and an output control function 703 and of a network side unit 740 provided with an impartiality warrant/high efficiency hybrid type time slot assignment control function 141.例文帳に追加

バッファ701 とキュー長通知機能702 と出力制御機能703 とを備える端末側装置700 〜730 と、公平性保証/ 高効率ハイブリッド型タイムスロット割当制御機能141 を備える網側装置740 とにより構成する。 - 特許庁

Terminal devices 1-1 to 1-4 are provided with a buffer 11, a queue length notifying function 12 and an output control function 13, and a network side device 2 is provided with a control delay consideration type time slot allocation control function 21.例文帳に追加

端末側装置１−１〜１−４はバッファ１１とキュー長通知機能１２と出力制御機能１３とを備え、網側装置２は制御遅延考慮型タイムスロット割当制御機能２１を備えている。 - 特許庁

The air type shock buffer means 10 has a relay rod 11 interposed between the output rod 22 of the stop actuator 21 and the amount adjustment rack 6, a cylinder 12 formed in the relay rod 11, a piston 13 provided inside the cylinder 12, forming an air buffer chamber 12a, and an orifice 12b communicating the air buffer chamber 12a with the air.例文帳に追加

このエアー式衝撃緩衝手段１０は、停止アクチュエー２１の出力ロッド２２と上記調量ラック６との間に介在された中継ロッド１１と、この中継ロッド１１に形成されたシリンダー１２と、このシリンダー１２内に設けられてエアー緩衝室１２ａを形成するピストン１３と、上記エアー緩衝室１２ａを大気に連通するオリフィス１２ｂとを備える。 - 特許庁

The output buffer circuit, having a plurality of transistors 7-10 as output transistors, comprises at least a second transistor 5 (6) having the same channel-type as the transistors 7, 8 (9, 10) between the gates of the transistors 7, 8 (9, 10).例文帳に追加

出力段トランジスタとして複数個のトランジスタ７、８、９、１０を有する出力バッファ回路において、それらの複数個のトランジスタ７、８（９、１０）のゲート間には、それらのトランジスタ７、８（９、１０）と同一のチャネル型を有する少なくとも一個の第二のトランジスタ５（６）が配置されている。 - 特許庁

To provide a non-feedback type class-D amplifier capable of making a circuit compact, in which effects of noise or switching noise caused by an oscillator can be reduced, output waveform distortion is eliminated and output buffer latch-up is prevented, thereby suppressing power consumption.例文帳に追加

回路の小型化が可能な無帰還型のＤ級増幅器において、発振器に由来するノイズやスイッチングノイズの影響の低減化を可能にして、出力波形の歪みをなくし、出力バッファのラッチアップを防止し、消費電力を抑制したＤ級増幅器を提供する。 - 特許庁

The virtual output queue controller 200 in the input buffer type switch in the virtual output queue is provided with a class band managing part 201 for CBR class and a connection request generating part 202 to make a connection request to a switch scheduler capable of performing three stages of priority control.例文帳に追加

仮想出力キュー方式の入力バッファ型スイッチにおける仮想出力キュー制御装置２００は、ＣＢＲクラス用のクラス帯域管理部２０１と、三段階の優先制御を実行可能なスイッチスケジューラに対して接続要求を行う接続要求生成部２０２と、を備えている。 - 特許庁

A p-type transistor 600P and an n-type transistor 600N constituting a buffer transistor 600 of an output circuit which outputs driving pulses to determine a start timing and an end timing of mobility correction operation, are formed by ELA radiation scanning in a vertical direction.例文帳に追加

移動度補正動作の開始や終了の各タイミングを決定する駆動パルスを出力する出力回路のバッファトランジスタ６００を構成するｐ型トランジスタ６００Ｐおよびｎ型トランジスタ６００Ｎを垂直方向に走査されるＥＬＡ照射によって形成する。 - 特許庁

A perfect depletion type MISFET and a partial depletion type MISFET having a body electrode are formed on an SOI substrate, a network circuit 1 for providing logical arithmetic is composed of the perfect depletion type MISFET and a buffer circuit 2, to which the output of the network is connected, is composed of the partial depletion type MISFET, to which respective gate electrode and body electrode are connected.例文帳に追加

ＳＯＩ基板上に、完全空乏型ＭＩＳＦＥＴと、ボディ電極を有する部分空乏型ＭＩＳＦＥＴとを形成し、論理演算を実現するネットワーク回路１は、完全空乏型ＭＩＳＦＥＴによって構成し、ネットワーク出力が接続されるバッファ回路２は、それぞれのゲート電極とボディ電極とが接続された部分空乏型ＭＩＳＦＥＴによって構成する。 - 特許庁

As a drive current supplied to a light emitting element 604 in a light emitting period flows in the output buffer 300, voltage drop is produced by electric resistances of the p-type transistor 303 and the potential compensation circuit 320.例文帳に追加

この出力バッファ３００には、発光期間において発光素子６０４に供給される駆動電流が流れるため、ｐ型トランジスタ３０３および電位補償回路３２０の電気抵抗によって電圧降下が起こる。 - 特許庁

To provide a liquid crystal display device integrated type memory capable of tinning the main body of a computer and capable of reducing the manufacturing cost of a memory and, moreover, capable of being used suitably as buffer of various input/output data as well, and a computer which is mounted with the memory.例文帳に追加

コンピュータ本体の薄型化を図り、メモリの製造コストを低減することができ、さらに各種入出力データのバッファとしても好適に使用できる液晶表示装置一体型メモリおよびこれを搭載したコンピュータを提供する。 - 特許庁

To provide image processing that can be achieved with low power consumption and reduced costs by economizing storage capacitance or bands of a buffer when producing a color image from a mosaic image, which is output from an imaging device including a single-plate type color filter, and performing image deformation processing thereon.例文帳に追加

単板式のカラーフィルタを有する撮像素子から出力されたモザイク画像から、カラー画像を生成すると共に画像変形処理を行う際に、バッファの記憶容量や帯域を節減して、低消費電力化及び低コスト化を実現できる画像処理を提供する。 - 特許庁

The digital broadcasting receiving terminal includes: a comparison part for determining a transfer delay from a data input/output amount into/from a transmitting buffer; a reduction part for reducing the data amount of the data to be transferred; and a reduction method decision part having a reduction policy table which reduces the data amount for each type of the data.例文帳に追加

デジタル放送受信端末は、送信用バッファに対するデータ入出力量から転送遅延の判定をおこなう比較部、転送するデータのデータ量を削減する削減部、データの種類ごとにデータ量を削減する削減ポリシーテーブルを有する削減方法決定部を含む。 - 特許庁

A driving circuit integrated type active matrix display device is equipped with a display panel, a controller IC 102 having a display memory 111, an output buffer 12 reading data out of the display memory and outputting them to a display panel part, and a controller 113 communicating with a host device and performing control.例文帳に追加

駆動回路一体型のアクティブマトリクス型表示装置において、表示パネル部の外に、表示メモリ１１１と、表示メモリからデータを読み出し表示パネル部へ出力する出力バッファ１１２と、上位装置との通信並びに制御を司るコントローラ１１３と、を有するコントローラＩＣ１０２を備える。 - 特許庁

To improve inconvenience in which control boards are not standardized into one type, so that productivity does not improve, for there is a form that an elevator control board using serial multiple signal transfer is monitored by an elevator monitoring board using a parallel signal and an output buffer of an interface is needed for every elevator, so that it is impossible to use them effectively.例文帳に追加

直列多重信号伝送を用いたエレベータ制御盤を並列信号を用いたエレベータ監視盤で監視する形態があるため、制御盤が１種類に標準化されず生産性が向上せず、また、インターフェース部の出力バッファを、号機単位で必要とし、有効活用できない。 - 特許庁

A driver amplifier 100 is an amplifier of a current outputting type in which a buffer circuit 10, which amplifies the voltage of an input signal vi by a gain 1 to obtain a current im according to the voltage, is provided as an inputting stage and a current amplifier circuit 12, which amplifies the current im by an amplification factor (m) to output, is provided as an outputting stage.例文帳に追加

ドライバアンプ100 は、入力信号v_iの電圧を利得１にて増幅してその電圧に応じた電流i_mを得るバッファ回路10を入力段として、その電流i_mを増幅率ｍにて増幅して出力する電流増幅回路12を出力段とする電流出力型の増幅器である。 - 特許庁

This logic analyzer incorporated type electronic component has: an application circuit 29 having a prescribed function incorporated in a package such as a CPU, a damping resistor or a bus buffer; and a logic analyzer 20 incorporated in the package, taking in the input/output signal to the application circuit 29 in prescribed timing, and storing it.例文帳に追加

本発明は、ＣＰＵやダンピング抵抗、バスバッファ等、パッケージ内に組み込まれた所定機能を有するアプリケーション回路２９と、このパッケージ内に組み込まれ、アプリケーション回路２９に対する入出力信号を所定のタイミングで取り込んで蓄積するロジックアナライザ２０とを備えるロジックアナライザ内蔵型電子部品である。 - 特許庁

In a signal driving circuit of an active matrix type liquid crystal display device, n switches 161 to 16n are provided between buffer circuits 151 to 15n to which voltages responsive to an image to be displayed are inputted through reference voltage selecting circuits 131 to 13n and output terminals T1 to Tn to which video signal lines are connected.例文帳に追加

アクティブマトリクス型液晶表示装置の信号線駆動回路において、表示すべき画像に応じた電圧が基準電圧選択回路１３１〜１３ｎから入力されるバッファ回路１５１〜１５ｎと映像信号線が接続される出力端子Ｔ１〜Ｔｎとの間に、ｎ個の切換スイッチ１６１〜１６ｎを設ける。 - 特許庁

The semiconductor integrated circuit device comprises a network logic circuit block having a MOS transistor which performs a logic operation constituted of a pass transistor logic, a buffer circuit block which amplifies an output signal of the network logic circuit block, and MOS transistors 44 and 50 which are formed in a semiconductor layer of a fully-depleted type SOI substrate wherein the semiconductor layer is formed on a semiconductor substrate 51 via a buried insulation layer 52.例文帳に追加

パストランジスタロジックにて構成される論理演算を実現するＭＯＳトランジスタを有するネットワーク論理回路ブロックと、ネットワーク論理回路ブロックの出力信号を増幅するバッファ回路ブロックとを備え、半導体基板５１上に埋込み絶縁層５２を介して半導体層が形成された完全空乏型ＳＯＩ基板の半導体層に形成されたＭＯＳトランジスタ４４、５０を有する。 - 特許庁