「parallel lines」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A plurality of prism lines each composed of two prism surfaces 44 and 45 are arranged on the light entering surface 41 in parallel with one another.例文帳に追加

入光面４１には２つのプリズム面４４，４５から構成されるプリズム列が互いに並列に複数配列されている。 - 特許庁

A display panel 10 has spacers SP arranged between a face plate FP and a rear plate RP almost in parallel to scanning lines.例文帳に追加

表示パネル１０は、フェースプレートＦＰとリアプレートＲＰとの間に、走査線とほぼ平行に配設されたスペーサＳＰを備える。 - 特許庁

An FTTH line 2 of 12 lines is connected to a circuit connection means 10 of the line terminal adaptor 1 in parallel.例文帳に追加

回線端末アダプタ１の回線接続手段１０には１２回線のＦＴＴＨ回線２がパラレルに接続されている。 - 特許庁

The liquid crystal display device includes a plurality of data lines extending in a direction which is parallel to the direction of a longer side of a substrate.例文帳に追加

本発明による液晶表示装置は、基板の長辺と平行になるように延長される複数のデータ配線を含む。 - 特許庁

A density of recording pixels P of each of lines 45a-45h is read by each light-receiving element 46a synchronously with the parallel movement.例文帳に追加

この平行移動に同期させて各受光素子４６ａにより各チェックライン４５ａ〜４５ｈの記録画素Ｐの濃度を読み取る。 - 特許庁

Plural articles 11 are aligned on plural lines of aligning lanes 35 provided in parallel in a lane disposition direction B in the aligning means 23.例文帳に追加

整列手段23のレーン並設方向Ｂに沿って並設された複数列の整列レーン35に複数の物品11を整列させる。 - 特許庁

A folded dipole antenna (antenna AN1) is formed by metallic wires p1, q1 being nearly straight lines in parallel with each other with a length of l_FD.例文帳に追加

略平行な直線状で、長さｌ_FDの金属配線ｐ１とｑ１でフォールデッドダイポールアンテナ（アンテナＡＮ１）を形成している。 - 特許庁

To efficiently perform a data processing with an excellent parallel processing rate of a plurality of packets without increasing the number of data transmission lines.例文帳に追加

データ伝達路を増やすことなく、複数のパケットの並行処理率に優れたデータ処理を効率よく行うことである。 - 特許庁

In the sound absorbing apparatus, two or more lines of the sound absorbing body 100 are arranged in parallel and in a zigzag state at a prescribed interval.例文帳に追加

本発明の吸音装置は、上記吸音体１００を所定の間隔で二列以上の千鳥状に並行に配置する。 - 特許庁

The region at the front end of the long-sized substrate 10 is sampled and is provided with measurement lines A to H parallel to a longitudinal direction MD.例文帳に追加

長尺状の基板１０の先端部の領域を採取し、長さ方向ＭＤに平行な測定線Ａ〜Ｈを設ける。 - 特許庁

The first truncated cone face 32 and the second truncated cone face 34 are located parallel in the closest position of the respective bus lines.例文帳に追加

第１切頭円錐面３２と第２切頭円錐面３４は、それぞれの母線の最近接位置において平行に位置する。 - 特許庁

This hybrid relay 30 inserted into a line L that supplies electric power to a load 20 has lines L_1, L_2 branched in parallel.例文帳に追加

負荷２０に対して給電するラインＬに挿入されるハイブリッドリレー３０は、並列に分岐されたラインＬ_１，Ｌ_２を有する。 - 特許庁

The amount of positional deviation of the interference fringes corresponds to a change in pitch of the parallel straight lines, that is, the interval change of recorded positions.例文帳に追加

この干渉縞の位置ずれ量が平行直線のピッチの変化、すなわち、記録位置の間隔の変化を現している。 - 特許庁

Furthermore, both sides 18 orthogonal to the edge 17, at the reference face 15 side, of the separator 14 have lines which are mutually parallel.例文帳に追加

また、セパレータ１４の基準面１５側の縁１７と直交する両側辺１８は、互いに平行な直線を有する。 - 特許庁

Then, the beam diameter of parallel light (solid lines in the figure) to be emitted from the collimator lens 22 becomes D2 larger than D1.例文帳に追加

そうすると、コリメータレンズ２２から出射される平行光（図中の実線）のビーム径はＤ１よりも大きいＤ２とされる。 - 特許庁

On the counter substrate 3, plural display signal lines 11 which also act as counter electrodes are formed parallel to each other.例文帳に追加

上記対向基板３には、対向電極を兼ねる複数の表示信号線１１が互いに略平行に設けられている。 - 特許庁

In the center of a TFT-substrate side pixel electrode 116, a slit 116a parallel to a gate bus lines 111 is formed.例文帳に追加

ＴＦＴ基板側の画素電極１１６の中央には、ゲートバスライン１１１と平行なスリット１１６ａが形成されている。 - 特許庁

In viewing the semiconductor wafer 100 planarly, both side walls of the grooves 6a, 6b, 6c, 6d intersect with straight lines parallel to a cleavage direction of the wafer.例文帳に追加

半導体ウェハ１００を平面視したときに、溝６ａ，６ｂ，６ｃ，６ｄの両側壁がウェハの劈開方向に平行な直線と交わる。 - 特許庁

Motion can be detected by identifying lines that are not parallel to any of the vertex coordinates.例文帳に追加

モーションは、これらの頂点座標のうちのいずれの座標にも平行ではないラインを識別することにより検出することができる。 - 特許庁

A plurality of insoluble electrode plates 20 are arranged in parallel so as to be confronted with a plurality of wire rod pass lines interposed from both the sides.例文帳に追加

複数の線材パスラインを両側から挟んで対向するように、複数枚の不溶性電極板２０を並列配置する。 - 特許庁

The coordinates at the time of the contacts are memorized by making the probe move along the second line parallel to two lines (S12-S21).例文帳に追加

前記２つの線と平行な第２の線に沿って、同様にプローブを移動させて接触時の座標を記憶する（Ｓ１２〜Ｓ２１）。 - 特許庁

A pattern that resembles a leaf by combining two pairs of parallel lines, with each of the pairs in a different direction, or cutting a comparatively wide line crossly at two portions. 例文帳に追加

植物の葉に似ており、二方向の平行線を重ねるか、比較的太めの線を斜めに切れば製作できる文様 - Wikipedia日英京都関連文書対訳コーパス

A plurality of lines of V-core-rubber 16 is adhered in parallel to a cover canvas 15, to form V-core-rubber 11 with a cover (S101).例文帳に追加

Ｖ芯ゴム１６をカバー帆布１５に複数本平行に付着させたカバー付Ｖ芯ゴム１１を形成する（Ｓ１０１）。 - 特許庁

This memory circuit includes a plurality of parallel bit lines 21 to 28 connected to a plurality of memory cells 12, a plurality of sense amplifiers 341 to 344 connected to the bit lines, and a plurality of switches 351 to 354 each being connected to a pair of bit lines out of the plurality of bit lines for switchably short-circuiting the pair of bit lines.例文帳に追加

メモリ回路は、複数のメモリセル１２に接続されている互いに平行な複数のビット線２１〜２８と、該ビット線に接続されている複数のセンスアンプ３４１〜３４４と、上記複数のビット線からのそれぞれのビット線対に接続され、該それぞれのビット線対を切替可能にショートさせる複数のスイッチ３５１〜３５４とを含む。 - 特許庁

The solid imaging device 3 has a simple matrix structure, a plurality of bottom gate lines 41 arranged in parallel are arranged on a transparent substrate 17, a plurality of top gate lines 41 are arranged orthogonally to the bottom gate lines 41 in the plan view, and double gate transistors 20 are disposed at respective intersections of the bottom gate lines 41 and top gate lines 44.例文帳に追加

この固体撮像デバイス３は単純マトリクス構造であり、互いに平行に配列された複数のボトムゲートライン４１が透明基板１７上に配列され、複数のトップゲートライン４４が平面視してボトムゲートライン４１に対して直交するよう配列され、ボトムゲートライン４１とトップゲートライン４４の各交差部にダブルゲートトランジスタ２０が設けられている。 - 特許庁

To provide a semiconductor memory device capable of carrying out a parallel test which compares outputs of a plurality of data output lines in a short period of time, in the semiconductor memory device in which the data output lines such as MIO lines are commonly used by a plurality of BANKs.例文帳に追加

複数のＢＡＮＫでＭＩＯ線等のデータ出力線を共通化した半導体記憶装置において複数のデータ出力線の出力を比較するパラレルテストを短時間で行うことができる半導体記憶装置を提供する。 - 特許庁

Positioning marks 17 are drawn at a specified interval on in- mask scribe lines 19 of a mask 11 in such a manner that virtual lines connecting the respective positioning marks 17 in different in-mask scribe lines 19 are parallel to the orientation flat determined in the semiconductor wafer.例文帳に追加

マスク１１のマスク内スクライブライン１９に所定間隔で位置合せマーク１７を設け、異なるマスク内スクライブライン１９に設けた位置合せマーク１７を結ぶ仮想線を、半導体ウエハに設けられたオリエンテーションフラットと平行にする。 - 特許庁

The marks 20 are respectively disposed at the intersections of first virtual lines 22 extended in parallel with each other at fixed intervals and second virtual lines 24 disposed at fixed intervals perpendicularly to the first virtual lines 22.例文帳に追加

位置決めマーク２０は、それぞれ、一定の間隔をあけて配置された平行に伸びる第１仮想直線２２と、第１仮想直線２２に直交するとともに一定の間隔をあけて配置された第２仮想直線２４との各交点に配置されてなる。 - 特許庁

The semiconductor wafer dicing method comprises a step (1) of dicing a semiconductor wafer 10 along a plurality of dicing lines parallel to a first linear direction, and a step (2) of subsequently dicing the semiconductor wafer 10 along a plurality of dicing lines parallel to a second linear direction.例文帳に追加

第１の直線方向に平行な複数のダイシングラインに沿って半導体ウェーハ１０をダイシングする工程（１）を実施した後、第２の直線方向に平行な複数のダイシングラインに沿って半導体ウェーハ１０をダイシングする工程（２）を実施する。 - 特許庁

A plurality of recessed lines 8 for drainage are formed in the upper surface 7 of the lid parallel with the longitudinal direction of the sheet body 2, and a plurality of drain holes 9 arranged in rows at equal intervals in the recessed lines 8 are provided for drainage so as to be parallel with the longitudinal direction of the sheet body 2.例文帳に追加

蓋上面７には板体２の長手方向に平行になるような排水用凹条８が複数形成され、排水用凹条８には板体２の長手方向に平行になるように等間隔に列をなす複数の排水孔９が設けられている。 - 特許庁

The structure plane reinforcing means 10 of a structural body reinforcing substantially square structural faces 2A, 2B is stretched on substantially diagonal lines of the structure planes 2A, 2B and has a brace 20 having a parallel part stretched on the substantially diagonal lines of the structure faces 2A, 2B. and having the screw part of both ends and a parallel part therebetween is provided.例文帳に追加

構造体１の略四角形の構面２Ａ、２Ｂを補強する構造体の構面補強装置１０は、構面２Ａ、２Ｂの略対角線上に張設されるとともに両端のねじ部とその間の平行部とを有するブレース２０を備える。 - 特許庁

To provide a parallel signal automatic phase adjusting circuit, that is suitably used for transmitting parallel digital data between devices and can suppress increase in the size of the device, and as a result, can suppress increase in cost even in the case of building up the circuit with increased number of parallel lines.例文帳に追加

装置間においてパラレルディジタルデータを伝送する際に用いて好適な、並列信号自動位相調整回路において、並列ラインの数が増加した回路を構築する際においても、装置サイズの増大、ひいてはコスト増大を抑制する。 - 特許庁

After separation of these bit lines BL0-BL7, reference line, and virtual GND lines VG0-VG7, access can be performed by CAS latency 3 by performing pre-charge operation of the bit lines BL0-BL7 and the virtual GND lines VG0-VG7 by a VREF potential supply circuits 2, 4 and amplifying operation of the sense amplifier 12 in parallel.例文帳に追加

このビット線ＢＬ0〜ＢＬ7,リファレンス線およびバーチャルＧＮＤ線ＶＧ0〜ＶＧ7の切り離し後、ＶREF電位供給回路２,４によるビット線ＢＬ0〜ＢＬ7,バーチャルＧＮＤ線ＶＧ0〜ＶＧ7のプリチャージ動作とセンスアンプ１２による増幅動作とを並行して実行することによって、ＣＡＳレイテンシー３でアクセスが可能となる。 - 特許庁

A pair of the adjacent brush yarns 34 is disposed so that the tangential lines extending in a plane parallel to the face of the base member 32, among the tangential lines at the distal ends of the bristles, cross each other.例文帳に追加

そして、隣接する一対のブラシ糸３４は、毛先における接線のうち前記基材３２の表面と平行な面内で延びる接線を互いに交差させるように配置されている。 - 特許庁

Magnetic lines generated in the magnet body drum pulley 8-1 are substantially in parallel with the width direction of the magnetic belt 9-1, and the permeable belt tends to return to a position (posture) which is stable with respect to the magnetic lines.例文帳に追加

磁石体ドラムプーリ８−１に生じる磁力線は磁性体ベルト９−１の幅方向とほぼ平行になり、透磁性の有るベルトが磁力線に対して安定した位置（姿勢）に戻ろうとする。 - 特許庁

Envelope waveforms of high range (H), middle range (M) and low range (L) are plotted by being painted and subsequently the outline of the envelope waveform H of the high range and vertical lines parallel with the amplitude axis of the high range are plotted with lines at intervals of 3 pixels.例文帳に追加

高域（Ｈ）、中域（Ｍ）、低域（Ｌ）のエンベロープ波形を塗り潰しで描画し、次に、高域のエンベロープ波形Ｈの輪郭線と振幅軸に平行な縦線を３ピクセル間隔で線描画する。 - 特許庁

The signal lines 2a and 2b on the one main surface and the signal lines 2c and 2d on the other main surface are so provided as to extend parallel to each other.例文帳に追加

一方の主表面上の複数の信号ライン２ａおよび２ｂ、ならびに、他方の主表面上の他の複数の信号ライン２ｃおよび２ｄは、互いに平行に延びるように設けられている。 - 特許庁

A driving circuit drives the electrooptical device (100) by outputting an image signal serial-parallel converted to m-series via m pieces of image signal lines to a plurality of data lines 6a.例文帳に追加

駆動回路は、複数のデータ線（６ａ）に対してｍ本の画像信号線を介してｍ系列にシリアル−パラレル変換された画像信号を出力することで電気光学装置（１００）を駆動する。 - 特許庁

Two or more lines of the bandlike brushes are arranged on the brush holding part, either in parallel with the lengthwise direction of the handle, in a direction at right angles to it, or in a grid pattern where horizontal and vertical lines are crossed over each other.例文帳に追加

ブラシ保持部内の帯状ブラシは、柄部の長手方向と平行に複数枚配設し、または柄部の長手方向と直角に複数枚配設し、または格子状に交差して配設する。 - 特許庁

Cut lines b_n parallel to a main scanning direction are formed in each block pattern, and the cut lines b_n are shifted by a prescribed space to the paper feeding direction between the adjacent block patterns.例文帳に追加

それぞれのブロックパターンには主走査方向に平行なカット用ラインｂ_ｎが形成され、且つ、隣接するブロックパターンとの間においては、カット用ラインｂ_ｎは紙送り方向に所定の間隔だけずれている。 - 特許庁

Accordingly, lateral electrical fields E are generated in parallel with the element substrate to control the orientations of the liquid crystals when the data signals and scanning signals are outputted to the data lines and the scanning lines, respectively.例文帳に追加

このため、データ線及び走査線に夫々データ信号及び走査信号を出力すると、素子基板と略平行な方向に横電界Ｅが生じて液晶分子の配向が制御される。 - 特許庁

Since the parallel resonant lines to be grounded are formed adjacent to ground electrodes, an increase in the characteristic impedance of the lines is suppressed, thus reducing the thickness of a dielectric layer and facilitating reduction in size (thickness).例文帳に追加

接地電極に隣接させて、接地される並列共振線路を形成したので、線路の特性インピーダンスの増加が抑制されて誘電体層の厚みが抑制され、小型化（薄型化）が容易である。 - 特許庁

First wiring patterns SLD formed in parallel with these bit lines and in the same wiring layer are disposed between the bit lines BL0 to BLn, NBL0 to NBLn in the sub-arrays 8, 8.例文帳に追加

各サブアレイ８、８において、各ビット線ＢＬ０〜ＢＬｎ、ＮＢＬ０〜ＮＢＬｎ間には、各々、これらのビット線と平行に且つ同一配線層に形成された第１の配線パターンＳＬＤが配置される。 - 特許庁

A plurality of pairs of signal lines 7 each of which is formed by tying a pair of signal lines 5 in parallel to each other with a conductive band 3 are arranged in contact with each other in a shielding layer 9 of a transmission cable.例文帳に追加

伝送ケーブルは、導電性帯条体３によって対の信号線５を平行に保持した複数の信号線対７が互いに接触してケーブルのシールド層９内に配置されている。 - 特許庁

First wiring 31 and second wiring 32 are arranged in parallel to the first and second internal power source lines in the upper layer of a layer where the first and second internal power source lines are arranged.例文帳に追加

第１の配線３１および第２の配線３２は、第１および第２の内部電源線が配置された層の上層において、第１および第２の内部電源線に対して平行に配置される。 - 特許庁