「programmable device」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

Power supply control ladder program data for controlling power supply to the domestic electric appliances 1 connected to the power supply outlets 21-25 is downloaded by radiocommunication to a PLC (programmable controller) 7 from a mobile communication device 5, and the PLC 7 carries out the downloaded power supply control ladder program to perform on/off control of power supply to the power supply outlets 21-25.例文帳に追加

携帯型の通信機器５からＰＬＣ７に対して電源コンセント口２１−２５に接続された家庭用電気機器１への電源供給を制御する電源制御ラダープログラムデータを無線通信でダウンロードし、ＰＬＣ７が、上記ダウンロードした電源制御ラダープログラムを実行して電源コンセント口２１−２５への電源供給をＯＮ／ＯＦＦ制御する。 - 特許庁

The program management device is provided with a project management means integrally managing subprojects constructed for each program for sharing various processing in the user application program respectively, a signal name in the user application program, and a signal definition defining allocation to actual addresses used in the programmable logic controller and managing a project configuring the user application program.例文帳に追加

ユーザアプリケーションプログラム中のそれぞれ違う処理を分担するプログラムごとに構成したサブプロジェクトと、ユーザアプリケーションプログラム中の信号名とプログラマブルロジックコントローラ内で使用する実アドレスとの割り付けを定義した信号定義とを統合して管理し、ユーザアプリケーションプログラムを構成するプロジェクトを管理するプロジェクト管理手段を設けた。 - 特許庁

A resource board for a circuit emulator holds other emulation resources such as a programmable logic device (PLD) and a random access memory (RAM), and employs both hard-wired and network-based virtual signal paths to flexibly route signals between the emulation resources on the resource board and resources mounted on other resource boards, workstations and other external equipment.例文帳に追加

回路エミュレータ用のリソースボードは、プログラマブル論理デバイス（ＰＬＤ）とランダムアクセスメモリ（ＲＡＭ）のような他のエミュレーションリソースを具備し、ハードワイヤードでネットワークベースの仮想信号通路を用いてリソースボード上のエミュレーションリソースと、他のリソースボード上に取り付けられたリソース及びワークステーション並びに他の外部機器の間に柔軟に信号を送る。 - 特許庁

At the time of initialization, configuration data prepared for all areas of the configuration memory (RAM) 153 built in the field programmable gate array(FPGA) 150 and previously stored in a file storage device 140 are downloaded to the RAM 153 through a system memory 120 and then only configuration data necessary for data processing are downloaded to a part of the RAM 143.例文帳に追加

初期化時に、ファイル記憶装置１４０に予め格納されているフィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）１５０内のコンフィグレーション用メモリ（ＲＡＭ）１５３全領域分のコンフィグレーション・データを、システムメモリ１２０を介してＲＡＭ１５３にダウンロードし、その後、データ処理に必要なコンフィグレーション・データのみをＲＡＭ１５３の一部にダウンロードする。 - 特許庁

This loom having monitor-controlled insertion system for a plural number of wefts 11, 11' and 11" comprises a weft inserting member 60, a yarn brake 3, a weft selecting device 4 for simultaneously feeding one or more wefts 11, 11' and 11", a yarn monitor 51 for accurately inserting the weft 11 and an electrically driven and programmable control member 8 for setting the yarn brake 3.例文帳に追加

緯糸挿入部材６，６０、糸ブレーキ３、同時に１本以上の緯糸１１，１１’，１１”を供給する緯糸選別器４、緯糸１１を正確に挿入するための糸モニター５１、及び糸ブレーキ３を設定するための電子的に駆動され、かつプログラム可能な制御部材８を含む複数の緯糸１１，１１’，１１”用モニター挿入システム１を有する。 - 特許庁

Even though operational power source voltages of inner circuit blocks in the device are decided arbitrarily responding to operational frequencies of the blocks or switched responding to operational modes in programmable, the blocks can interface the signal output with the amplitude responding to the operational voltage with centering on a threshold voltage shared to each block without any needs of added circuit such as the level conversion circuit.例文帳に追加

半導体装置の内蔵回路ブロックの動作電源電圧をその動作周波数などに応じて所望に決定し、或いは動作モードに応じてプログラマブルに切り換えても、回路ブロックは夫々の回路ブロックに共通の論理閾値電圧を中心としてその動作電源電圧に応ずる振幅の信号をインタフェース可能であり、レベル変換回路などの付加回路を要しない。 - 特許庁

This memory device, which has a programmable memory and a first buffer memory provided to the memory, in which at least one command succeeding to an accessed command is written in the buffer memory at the time of access of the command, is provided with a second buffer memory, in which at least one data succeeding to the accessed data is written at the time of access of data.例文帳に追加

プログラミング可能なメモリと前記メモリに付設された第１のバッファメモリとを有し，指令アクセスの際にアクセスされた指令に続く少なくとも１つの指令が前記バッファメモリに書き込まれるメモリ装置であって，前記メモリ装置には，さらに，データアクセスの場合に，前記アクセスされたデータに続く少なくとも１つのデータが書き込まれる第２のバッファメモリが設けられている。 - 特許庁

To provide a programmable controller and a monitoring device employed therefor which permit a user to easily check the state of automatic operation by obtaining information with respect to the output of a control signal to an on-site apparatus which is the control object of automatic operation and the execution of the on-site apparatus in accordance with the control signal to notify the obtained information to the user.例文帳に追加

自動運転される制御対象である現場機器への制御信号の出力及び現場機器の当該制御信号に応じた実行についての情報を取得し、取得した情報をユーザーに通知することで、ユーザーが自動運転の状況を容易に確認することができるプログラマブルコントローラ及びそれに用いられる監視装置を提供する。 - 特許庁

The program monitor device for displaying a user program to be operated by a programmable controller, is provided with: a storage means storing sequential function chart SFC graphic information, SFC factor information, and action program information; an SFC drawing means; an action program drawing means; an action block display switching means; and an action program switching tab allocation means.例文帳に追加

プログラマブルコントローラにて実行するユーザプログラムを表示するためのプログラムモニタ装置であって、シーケンシャルファンクションチャート（ＳＦＣ）図示情報とＳＦＣ要素情報とアクションプログラム情報とが格納された記憶手段と、ＳＦＣ描画手段と、アクションプログラム描画手段と、アクションブロック表示切替手段と、アクションプログラム切替タブ割当手段とを有することを特徴とするプログラムモニタ装置。 - 特許庁

A configuration circuit 20 provided in this programmable logic device 10 includes a configuration memory control circuit 24 for reading configuration data S4 from a nonvolatile memory 60 to construct a user logic, and a memory control circuit 21 for memory monitoring for periodically reading the configuration data S4 from the nonvolatile memory 60 to perform error checking after the completion of a configuration operation.例文帳に追加

プログラマブル・ロジック・デバイス１０に備えられたコンフィギュレーション回路２０に、不揮発性メモリ６０からコンフィギュレーションデータＳ４を読み出してユーザ論理の構築を行うコンフィギュレーション用メモリ制御回路２４と、コンフィギュレーション操作完了後に定期的に不揮発性メモリ６０からコンフィギュレーションデータＳ４を読み出してエラーチェックを行うメモリ監視用メモリ制御回路２１を備えた。 - 特許庁

Concerning a programmable controller provided with a control unit 2 having a CPU 2a for control unit for running a program for controlling the facility, this device is provided with a printer unit 5 having a printer interface 5a and a CPU 5a for printer unit connected through the printer interface 5a to the CPU 2a for control unit so as to print the controlled state of the facility.例文帳に追加

設備が制御されるためにプログラムを実行するコントロールユニット用ＣＰＵ2aを有したコントロールユニット2 を備えたプログラマブルコントローラであって、プリンターインターフェイス5aを有するとともにプリンターインターフェイス5aを介して設備の被制御状態が印刷されるようコントロールユニット用ＣＰＵ2aに接続されたプリンターユニット用ＣＰＵ5aを有したプリンターユニット5 が設けられた構成にしている。 - 特許庁

A method for determining a data rate in a serial interface channel for a programmable logic device operating at a clock rate includes; monitoring the channel for occurrence of a single bit transition, and concluding that the data rate is virtually a multiple of the clock rate based on detection of a plurality of single bit transitions in a predefined duration.例文帳に追加

クロックレートにおいて動作しているプログラマブルロジックデバイスのシリアルインターフェースチャネルにおけるデータレートを決定するための方法であって、この方法は、単一ビット遷移の発生について、チャネルをモニタすることと、所定の継続時間における複数個の単一ビット遷移の検出に基づいて、データレートは実質的にクロックレートの倍数であると結論付けることとを包含する、方法。 - 特許庁

This gamma voltage adjusting device, in an active matrix liquid crystal display, is provided with a programmable digital-to-analog converter for outputting voltage signals, corresponding to prescribed set values and gamma voltage adjusting parts which are respectively connected to the output end of the digital-to-analog converter and which adjust the voltage level differences among the voltage signals to voltage level differences to have different intervals.例文帳に追加

アクティブ・マトリクス液晶表示装置におけるこのガンマ電圧調整装置は、所定の設定値に対応する複数個の電圧信号を出力するプログラマブル・デジタルルーアナログ変換器と、前記プログラマブル・デジタルーアナログ変換器の出力端にそれぞれ接続されて前記複数個の電圧信号間の電圧レベル差を異なる間隔に調整するガンマ電圧調整部とを具備する。 - 特許庁

When an operator, etc., operates an input device 2 to input the contents of the interlock matrix 5 handed over from a machine maker together with a program generation instruction, a rearrangement table 8 and the ladder circuit diagram 9 are generated according to a previously registered register table 11 and the contents of the interlock matrix 5 and then the program for the programmable logic controller is generated according to the ladder circuit diagram 9.例文帳に追加

オペレータなどによって入力装置２が操作されて、プログラム作成指示とともに、機械メーカーなどから渡されたインターロックマトリックス５の内容などが入力されたとき、予め登録されているレジスタ表１１と、インターロックマトリックス５の内容とに基づき、並び替え表８、ラダー回路図９を作成した後、このラダー回路図９に基づき、プログラマブルロジックコントローラ装置用のプログラムを作成する。 - 特許庁

This production facility operation state data collection system 1 has: a photographing means 2 for photographing a screen of a programmable display device 101 for information display and operation input equipped in the production facility 100; a production facility information extraction means 18 collecting and recording detailed operation information and an operation state of the production facility 100 from an image photographed by the photographing means 2.例文帳に追加

生産設備１００に装備された操作入力及び情報表示用のプログラマブル表示器１０１の画面を撮影する撮影手段２と、該撮影手段２により撮影した画像から該生産設備１００の稼動状態と詳細な運転情報を採取し記録する生産設備情報抽出手段１８とを有する生産設備稼動状態データ収集システム１を提供する。 - 特許庁

This integrated circuit device is composed of a bus, at least two units connected with the bus and a monitoring circuit 150 configured to monitor transactions between at least two units through the bus and store transaction information in the FPGA (Field Programmable Gate Array) embedded memory 151 and store bus monitoring information in the FPGA embedded memory at an FPGA design step during SoC design.例文帳に追加

本発明の集積回路装置はバスと、バスと連結された少なくとも二つの装置と、バスを通じた少なくとも二つの装置の間のトランザクションを観察し、トランザクション情報をＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）エンベデットメモリに貯蔵するモニタリング回路とを含み、ＳｏＣ設計の時、ＦＰＧＡ設計段階でＦＰＧＡエンベデットメモリにバスモニタリング情報を貯蔵することができる。 - 特許庁

The timepiece includes an electronic tourist guide having a re-programmable memory device 14 adapted to receive data base related to the local tourist information, the select means 9 enables a wearer to select the place in the data base, and the direction determining means determines the direction of the place to indicate the direction by the indicating means 2, 3, 11.例文帳に追加

この時計はさらに、地方ツーリスト情報に関するデータベースを受け取るように構成された再プログラム可能メモリ装置（１４）を含む電子ツーリストガイドを備えており、選択手段（９）は、着用者がデータベース内でその場所を選択することができると共に、前記方向決定手段がその場所の方向を決定して、その方向を表示手段（２、３、１１）で表示できるように構成されている。 - 特許庁

The apparatus for the memory device including a memory array and a redundancy memory includes: a programmable redundancy decoder determining a drive force corresponding to a selection signal; and a delay difference generating unit for generating a delay difference signal corresponding to a delay difference between first and second word line signals output from the redundancy memory.例文帳に追加

メモリアレイ及び剰余メモリを有するメモリ素子のテスト装置において、選択信号に相応して駆動力を決定し、決定された駆動力を前記剰余メモリのワードラインに出力するプログラマブル剰余デコーダと、前記剰余メモリから出力される第１ワードライン信号と第２ワードライン信号との間の遅延差に相応する遅延差信号を発生する遅延差発生部とを備えてメモリ素子のテスト装置を構成する。 - 特許庁

To easily judge an item which needs to have its setting changed on an operation image and to easily generate the operation image which is rich in variation without requiring special knowledges to generated the operation image as to the method for generating the operation image for the program type display device which is connected to a PLC (programmable controller) and performs display and control operation corresponding to data variation on the PLC side.例文帳に追加

ＰＬＣと接続されて、そのＰＬＣ側のデータ変化に対応した表示および制御動作を行うプログラム式表示装置用の操作画面を作成する方法にあって、操作画面中における設定変更を必要とする項目が容易に判断できるとともに、操作画面の作成に対する特別な知識を必要とすることなく、簡易に変化に富んだ操作画面の作成ができるようにする。 - 特許庁

The present invention relates to a programmable anti-aliasing system for a camera 100 and this system includes: an anti-aliasing logic circuit 170 for characterizing at least one image using the camera 100 and an optical control device 175, associated with the anti-aliasing logic circuit 170 operably, for introducing blur of various extends during image capture operations by the camera 100 based on the characterized image.例文帳に追加

カメラ１００用のプログラム可能なアンチエイリアシングシステムであって、カメラ１００により少なくとも１つの画像を特徴付けるアンチエイリアシング論理回路１７０と、アンチエイリアシング論理回路１７０と動作可能に関連付けられ、前記特徴付けられた画像に基づいてカメラ１００による画像捕捉操作中に様々な程度のぼかしを導入する光学制御装置１７５とを含んでなるシステムを提供する。 - 特許庁

This data storage device 410 comprises a group 412 of programmable resistance memory elements 110, and a circuit 418 that supplies programming voltage to the selected memory elements of the group and that protects over-writing of the selected memory elements during programming by disconnecting programming voltage when the selected memory elements with the measured parameters of the memory elements being selected are shown to be already programmed.例文帳に追加

プログラム可能な抵抗メモリ素子１１０のグループ４１２と、前記グループの選択されたメモリ素子にプログラミング電力を供給し、前記選択されたメモリ素子の実測パラメータが前記選択されたメモリ素子が既にプログラミングされていることを示すときに、前記プログラミング電力を断つことにより前記選択されたメモリ素子のプログラミング中において上書きを保護する回路４１８とを備えるデータ記憶装置４１０を提供する。 - 特許庁

The programmable integrated circuit device includes: the register configured to store a value of at least one bit, which is coupled to an applied voltage source; the overvoltage detection circuitry configured to detect a voltage produced by the applied voltage source and generate an overvoltage signal if the detected voltage is greater than or equal to a trigger voltage; and the logic circuitry configured to clear the register in response to the generated overvoltage signal.例文帳に追加

少なくとも１ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、過電圧検出回路であって、該過電圧検出回路は、該印加された電圧源によって発生された電圧を検出することと、検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することとを行うように構成されている、過電圧検出回路と、ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路とを含む、プログラマブル集積回路デバイス。 - 特許庁