「programmable device」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

This nonvolatile memory device realizes a logic switch that uses a nonvolatile resistive storage element in which a resistance state changes according to a current value or a programmable register that uses the nonvolatile resistive storage element to be able to adjust redundancy and a reference level in a software manner.例文帳に追加

本発明に係る不揮発性メモリ装置は、電流値に従い抵抗状態が変化する不揮発性抵抗記憶素子を利用したロジックスイッチ、又は不揮発性抵抗記憶素子を利用したプログラマブルレジスタを実現してソフトウェア的にリダンダンシー及びレファレンスレベルを調整することができるようになる。 - 特許庁

When a line indicator (line information terminal device) 3 reads the data of the event information from the programmable logic controller 2, a URL is acquired on the basis of the data of the event information and data of a web image designated by the acquired URL area read from a web server 6.例文帳に追加

そして、ライン表示器（ライン情報端末装置）３がプログラマブルロジックコントローラ２からイベント情報のデータを読み出したとき、そのイベント情報のデータに基づきＵＲＬを取得し、その取得したＵＲＬにより指定されたＷｅｂ画面のデータをＷｅｂサーバー６から読み出す。 - 特許庁

In preferred embodiments, this method of transferring content is implemented using a programmable or dynamically adaptable proxy device which adjusts the transcoding and/or compression, as well as its scheduling or rate and timing of transfer of the transcoded/compressed information to and from the terminal over one or more network connections.例文帳に追加

コンテンツを転送する方法は、１つ以上のネットワーク接続上での端末とのトランスコーディング／圧縮情報の転送のスケジューリング又は速度及びタイミングだけではなく、トランスコーディングや圧縮も調整するプログラマブルプロキシデバイス、又は動的に適応可能なプロキシデバイスを使用して実現される。 - 特許庁

To realize low consumption power and high speed operation by suitably controlling operation mode of a basic logic cell circuit of a field programmable gate array in accordance with operating condition of each of the basic logic cell circuits at the time of constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

The integrated circuit device consisting of function blocks 11-14 and a glue logic operating the function blocks 11-14 in parallel coordination, is provided with a field programmable gate array FPGA 15 that interconnects the function blocks 11-14 and part or all of the glue logic.例文帳に追加

複数の機能ブロック１１〜１４と、機能ブロック１１〜１４を並列に協調して動作させるグルー・ロジック（ＧＬＵＥ ＬＯＧＩＣ）とからなる集積回路装置において、機能ブロック１１〜１４間およびグルー・ロジックの一部または全部を相互接続するＦＰＧＡ１５を備える。 - 特許庁

A combination method comprising a surgical instrument with a programmable control unit and a remote programming device for wirelessly programming the control unit is provided and the method may comprise a step of packaging the surgical instrument in the container and then sterilizing the surgical instrument while the surgical instrument is in the container.例文帳に追加

制御ユニットを有する外科器具と、この制御ユニットを無線でプログラムするための遠隔プログラミング装置を含む組み合わせ方法であって、容器内に外科器具をパッケージングするステップと、外科器具が容器内に入ったまま外科器具を滅菌するステップを含むことができる。 - 特許庁

To provide a communication system switching radio and a communication system switching method in which the radio comprises a programmable device which can be utilized efficiently when the functions of the radio can be altered at least partially through control by software.例文帳に追加

本発明は無線機がプログラマブルデバイスを備え無線機の機能の少なくとも一部分がソフトウェアの制御により変更可能な場合に、プログラマブルデバイスの効率的な利用を実現することが可能な通信方式切替無線機及び通信方式切替方法を提供することを目的とする。 - 特許庁

The image capture device includes an image sensor 20 for receiving incident light; a microprocessor 50 for assisting the image sensor 20 in image capture; and a non-volatile, programmable memory 40 for storing predetermined variables that are loaded into the image sensor 20 upon activation.例文帳に追加

入射光を受光するための画像センサ２０と、画像捕捉において前記画像センサ２０を補助するためのマイクロプロセッサ５０と、起動時に前記画像センサ２０にロードされる所定の変数を保存するための不揮発性であって書き込み可能なメモリ４０とを備える。 - 特許庁

A programmable controller which inputs and displays data by using an input-output device with an indicator and has parameters for controlling the operation of a controlled object, discriminates and displays the classification of an unset parameter and makes a corresponding display non-display each time setting is inputted.例文帳に追加

表示器付入出力装置を使ってデータの入力と表示をし、制御対象の動作を制御するためのパラメータを有するプログラマブルコントローラにおいて、未設定パラメータの種別を判別して表示し、設定入力毎に該当する表示を非表示とする。 - 特許庁

In this communication program preparing device 3, a monitor part 11 acquires communication between a programmable indicator 1 and a PLC 2, an analyzing part 12 automatically analyzes the protocol of the PLC 2, a storing part 13 stores a protocol format, and a program preparing part 14 prepares the communication program P1 being a communication interface.例文帳に追加

通信プログラム作成装置３は、モニタ部１１でプログラマブル表示器１とＰＬＣ２との間の通信を取得して、解析部１２でＰＬＣ２のプロトコルを自動解析し、記憶部１３でプロトコルフォーマットを記憶し、プログラム作成部１４で通信インタフェースである通信プログラムＰ１を作成する。 - 特許庁

The information processing system is provided with a PLC (programmable logic controller) 42 for controlling an equipment facility 41, a computer 31, a video output converter 151 for converting the display video signal of the computer 31 into a format suitable for long distance transmission, and for transmitting it to a video signal line, and an explosion-proof operation display device 100.例文帳に追加

情報処理システムは、設備機器４１を制御するＰＬＣ４２と、コンピュータ３１と、コンピュータ３１のディスプレイ映像信号を長距離伝送に適した形式に変換し映像信号線上に送信する映像出力変換器１５１と、防爆型操作表示装置１００とを有する。 - 特許庁

Selector switches are integrated monolithically in a circuit of CMOS technology for a memory cell device being electrically programmable and having at least first and second input terminals connecting with first (HV) and second (LV) voltage generators respectively and an output terminal (OUT).例文帳に追加

それぞれ第１（ＨＶ）および第２（ＬＶ）の電圧発生器に結合するために少なくとも第１および第２の入力端子、および出力端子（ＯＵＴ）を有する、電気的にプログラミング可能なメモリセル装置のためのＣＭＯＳ技術の回路にモノリシックに集積化されたセレクタスイッチ。 - 特許庁

In order to execute a sequence processing in a programmable controller 10 mounting a general purpose microprocessor 11 constructed by a speeding-up mount technology, the control program development supporting device 20 generates an execution code directly executable in the general purpose microprocessor 11.例文帳に追加

高速化実装技術により構築された汎用マイクロプロセッサ１１を搭載したプログラマブルコントローラ１０においてシーケンス処理を実行させるために、制御プログラム開発支援装置２０がその汎用マイクロプロセッサ１１において直接実行可能な実行コードを生成する。 - 特許庁

To reduce the load of program preparation for network management in a controller equipped with programmable logic controllers A1, B1, and C1 with which a device such as an equipment to be controlled or a sensor is connected, display devices A2, B2, and C2 corresponding to them, and host computer for controlling them.例文帳に追加

制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁

When data stored in a device memory 13a of a PLC 13 are turned to a state of showing the generation of alarm, a character string display processing part 81 displays a character string (message) associated with alarm at an alarm display on a user picture displayed on a display 2 of a programmable display unit 1.例文帳に追加

ＰＬＣ１３のデバイスメモリ１３ａに格納されるデータがアラームの発生を示す状態に変化すると、文字列表示処理部８１は、プログラマブル表示器１のディスプレイ２に表示されるユーザ画面上のアラーム表示器にアラームに対応付けられた文字列（メッセージ）を表示する。 - 特許庁

To reduce the load of program preparation for network management in a controller equipped with programmable logic controllers A1, B1, and C1 with which a device such as equipment to be controlled or a sensor is connected and display devices A2, B2, and C2 corresponding to them, and host computer for controlling them.例文帳に追加

制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁

To provide a data transmitter capable of preventing the deterioration of processing performance by reducing the increase of the load of a programmable controller and a data transmitter as much as possible even when the quantity of a common memory is increased in a data transmitter for transferring data with the other device in a common memory system.例文帳に追加

コモンメモリ方式により他装置とデータの授受を行うデータ伝送装置において、コモンメモリの量が増えた場合でも、プログラマブルコントローラおよびデータ伝送装置の負荷の増加をできるだけ抑制し、処理性能の悪化を防止することが可能なデータ伝送装置を提供する。 - 特許庁

A voltage shortage of a battery is detected by a voltage detection circuit 10 and a hysteresis comparator circuit 11, and in this detection, a voltage shortage is notified by providing a programmable logic device 12 restraining operation signals of an opening section 7 and forcefully operating a relay circuit 13 of a mechanical brake.例文帳に追加

電圧検出回路１０及びヒステリシスコンパレータ回路１１によりバッテリの電圧不足を検出し、この検出では操作部７による操作信号を抑止し、かつ機械ブレーキのリレー回路１３を強制動作させるプログラマブル・ロジック・デバイス１２を設けることでバッテリ電圧不足を知らせる。 - 特許庁

To provide a display device for a programmable controller for confirming the configurations of whole programs without opening any program block by displaying a block list showing blocks and comment information showing the configurations of the blocks at the low rank of the program blocks displayed in a project window.例文帳に追加

プロジェクトウィンドウに表示されているプログラムブロックの下位にブロックを示すブロックリスト及びブロックの構成を示すコメント情報が表示できるようにしたことにより、プログラムブロックを開かずにプログラム全体の構成を確認することができるプログラマブルコントローラの表示装置を提供する。 - 特許庁

The programmable display unit has a display device which displays at least one object, and a plurality of communication interfaces which connect a plurality of system devices which follow different communication protocols mutually, and displays the plurality of data received from each of the plurality of system devices in the same object.例文帳に追加

少なくとも１つのオブジェクトを表示する表示装置と、互いに異なる通信プロトコルに従う複数のシステム機器と接続するための複数の通信インターフェースとを備え、前記複数のシステム機器のそれぞれから受信した複数のデータを同一のオブジェクト内に表示する。 - 特許庁

To provide a semiconductor integrated circuit device which makes a high yield and high reliability possible by enhancing the detection capability of the verification of an OTP (One-Time Programmable) memory using an electric fuse, re-programming and relieving a detected failed bit, and a program method therefor.例文帳に追加

電気ヒューズを用いたＯＴＰメモリのベリファイの検知能力を向上させ、検出された不良ビットを再プログラムして救済することにより、高歩留まり、高信頼性を可能にする半導体集積回路装置及びそのプログラム方法を提供することを目的としている。 - 特許庁

A programmable logic controller 100 for writing the firmware into the mounted target module includes: an original module 150 having a memory unit in which the firmware is stored in advance, and a CPU module 120 having a copying device for reading the firmware from the original module and for copying it to the target module.例文帳に追加

実装されたターゲット・モジュールにファームウェアを書き込むプログラマブル・ロジック・コントローラにおいて、 前記ファームウェアが予め書き込まれた記憶部を備えたオリジナル・モジュールと、 このオリジナル・モジュールから前記ファームウェアを読み込み、前記ターゲット・モジュールに複製する複製装置を備えたＣＰＵモジュールと を備える。 - 特許庁

The display apparatus receives the characteristic information about the external device matching the acquisition request and the position information corresponding to the characteristic information from the programmable controller, and generates and displays display screen data for displaying characteristic values read out from the one external device according to template screen data and the received characteristic information and position information.例文帳に追加

表示装置は、プログラマブルコントローラから取得要求に対応する外部機器の特性情報及び特性情報に対応付けられた位置情報を受信し、テンプレート画面データ、並びに受信した特性情報及び位置情報に基づいて、一の外部機器から読み出される特性値を表示するための表示画面データを生成して表示する。 - 特許庁

This ferroelectric memory device includes: a reference program part for adjusting and outputting the voltage of a reference level control signal by using a programmable register device to control the on/off of a switch for adjusting the capacitance of a capacitor connected to a driving power source; and a reference voltage generating part for outputting the reference voltage in accordance with the reference level control signal.例文帳に追加

強誘電体メモリ装置は、プログラマブルレジスタ装置を利用し、駆動電源に連結されたキャパシタの容量を調節するスイッチのオン・オフを制御することにより、レファレンスレベル制御信号の電圧を調節して出力するレファレンスプログラム部、及び前記レファレンスレベル制御信号に応じてレファレンス電圧を出力するレファレンス電圧発生部を含む。 - 特許庁

Programmable display units 13a and 13b for performing at least one of an operation to acquire and display the status of a device based on screen data and an operation to control the status of a device according to an accepted operation and for displaying the data with the specific format are related to the file generating parts D21a and D21b as the destination of transmission.例文帳に追加

上記ファイル生成部Ｄ２１ａ・Ｄ２１ｂには、画面データに基づいて、デバイスの状態を取得して表示する動作、および、受け付けた操作に応じてデバイスの状態を制御する動作の少なくとも一方を行うと共に、上記特定フォーマットのデータを表示可能なプログラマブル表示器１３ａ・１３ｂが、送信先として関連付けられている。 - 特許庁

Information related with a programming/re-programming process is read according to each programming/re-programming process of a programmable memory device, and stored in the independent memory area of the memory device capable of being only programmed, and the contents of the independent memory area are read and compared with prescribed information so that the operation can be confirmed.例文帳に追加

プログラミング可能なメモリ装置の各プログラミング／再プログラミングに伴って，プログラミング／再プログラミングプロセスに関する情報が，読み出され，かつプログラミングされることのみが可能な，メモリ装置の独立したメモリ領域に格納され，前記独立メモリ領域の内容が読み出されて，所定情報と比較されることにより操作が確認される。 - 特許庁

Since respective logic circuit parts 51 to 57 in the main control means 50A consist of one-chip programmable logic device 50, the plurality of parts 51 to 57 set by the device 50 can easily be changed by logic preparation information (so-called circuit constitution information) prepared in advance and the means 50A before change can be reused (recycled).例文帳に追加

主制御手段５０Ａの各論理回路部５１〜５７を、１チップのプログラマブル・ロジック・デバイス５０にて構成したので、プログラマブル・ロジック・デバイス５０に設定された複数の論理回路部５１〜５７を、予め作成した論理設定情報（所謂、回路構成情報）により容易に変更することができ、変更前の主制御手段５０Ａを再利用（リサイクル）することができる。 - 特許庁

A remotely programmable device includes a message store for receiving messages over a radio link from a controller and forwarding the messages to a local application resident in the device, writable registers for controlling operation of the device, a command interpreter for interpreting commands embedded in the messages to write data to the register, and a lock part for inhibiting writing of the data to the registers.例文帳に追加

遠隔プログラマブル装置であって、無線リンクを介して制御部からメッセージを受信し、前記遠隔プログラマブル装置に常駐のローカルアプリケーションに転送するメッセージ記憶部と、前記遠隔プログラマブル装置の動作を制御する書き込み可能なレジスタと、前記レジスタにデータを書き込むため前記メッセージに組み込まれた命令を解釈する命令解釈部と、前記レジスタに前記データを書き込むことを禁止するロック部とを備える遠隔プログラマブル装置。 - 特許庁

The programmable logic circuit device includes a plurality of computing elements 10 each of which includes a first path to which a flip flop circuit 16 having a first clock signal inputted thereto is connected and a second path to which a lookup table 12 and a flip flop circuit 14 having a second clock signal inputted thereto are connected.例文帳に追加

第１のクロック信号を入力するフリップフロップ回路１６が接続された第１の経路と、ルックアップテーブル１２と第２のクロック信号を入力するフリップフロップ回路１４とが接続された第２の経路と、を備える複数の演算器エレメント１０を本プログラマブル論理回路装置は備える。 - 特許庁

To make arbitrary external equipment whose protocols for data communication are different easily connectable in a programmable display device 3 to which pieces of external equipment 1 are connected via data communication means 2 and which can perform display corresponding to status data stored in the memories of the external equipment on the screen 15 of a display 14.例文帳に追加

外部装置１とデータ通信手段２を介して接続され、外部装置１のメモリ上に格納された状態データに対応した表示をディスプレイ１４の画面１５上で可能とするプログラム式表示装置３にあって、データ通信用のプロトコルが異なる任意の外部装置を容易に接続可能とする。 - 特許庁

A programmable ROM block 20 provided in the integrated circuit device 10 has a memory cell MC in which a floating gate FG shared in each of gates of a writing/reading transistor 220 and an erasing transistor 230 is a single layer gate structure opposite to a control gate CG consisting of an impurity layer NCU via an insulation layer.例文帳に追加

集積回路装置１０に設けられたプログラマブルＲＯＭブロック２０は、書き込み／読み出しトランジスタ２２０及び消去トランジスタ２３０の各ゲートに共用されるフローティングゲートＦＧが、不純物層ＮＣＵより成るコントロールゲートＣＧと絶縁層を介して対向した単層ゲート構造であるメモリセルＭＣを有する。 - 特許庁

To provide a programming device of a programmable logic controller for executing a sequence program by allocating it to a plurality of tasks whose start cycles are different, which has a function of detecting that the writing of bit data is generated from those tasks whose cycles are different to the same address, and informing a program preparer of the result.例文帳に追加

シーケンスプログラムを起動周期の異なる複数のタスクに割り付けて実行するプログラマブル・ロジック・コントローラにおいて、周期の異なるタスクから同一のアドレスに対して、ビットデータの書き込みが発生することを検出し、プログラム作成者に通知する機能を有するプログラマブル・ロジック・コントローラのプログラミング装置を提供する。 - 特許庁

The device further includes a synchronization stage generating a second timing signal (T2) having a first controlled frequency (F2) correlated to the reference frequency (F1), and phase synchronization pulses (TDEC) having a preset delay (K) programmable with respect to the first timing signal (T1) and the first frequency (F1).例文帳に追加

本装置は、更に、基準周波数（Ｆ_1）に対して相関されている第一制御周波数（Ｆ_2）を有している第二タイミング信号（Ｔ_2）、及び第一タイミング信号（Ｔ_1）に関してプログラム可能な予め設定した遅延（Ｋ）及び第一周波数（Ｆ_1）を有している位相同期パルス（Ｔ_DEC）を発生する同期ステージを有している。 - 特許庁

The programmable display unit 5 reflects the operation state of each of the devices A1 to A10, B1 to B10 and C1 to C10 based on the data of the operating condition signal by changing the display color of the block of the operation state display image, and causes the display module or a large-scaled display 7 of the device to display the operation state display image.例文帳に追加

プログラマブル表示器５は、稼働状態信号のデータに基づいた各装置Ａ１〜Ａ１０，Ｂ１〜Ｂ１０，Ｃ１〜Ｃ１０の稼働状態を、稼働状態表示画像のブロックの表示色を変えるなどして反映させ、当該稼働状態表示画像を自機の表示モジュールや大型ディスプレイ７に表示させる。 - 特許庁

This debugging system comprises an image processing device including a software debugging means debugging software and an emulation interface and mounted with at least one or more programmable processors; and a debugging information control terminal controlling the software debugging means so as to be operable only when the authentication with a processor is recognized.例文帳に追加

ソフトウェアをデバッグするソフトウェア・デバッグ手段と、エミュレーション・インターフェースとを備え、少なくとも１以上のプログラマブルなプロセッサを実装した画像処理装置と、プロセッサとの認証が認められた場合にのみ動作を可能としたソフトウエア・デバック手段の制御を行なうデバック情報制御端末とを設ける。 - 特許庁

A programmable logic device is provided which comprises first operational circuitry, second operational circuitry, routing driver circuitry coupled to an output signal of the first operational circuitry, routing receiver circuitry coupled to an input of the second operational circuitry, and an interconnection conductor that extends from the driver circuitry to the receiver circuitry.例文帳に追加

本発明によれば、第１の演算回路と、第２の演算回路と、第１の演算回路の１出力信号に結合されたルーティングドライバ回路と、第２の演算回路の１入力に結合されたルーティングレシーバ回路と、ドライバ回路からレシーバ回路へ延在している相互接続コンダクタを備えた、プログラマブルロジックデバイスが提供される。 - 特許庁

When an error is detected in the block data then, the block data to be block data of other configuration data corresponding to the block data where an error has been detected which have no error are read, the block data where the error has been detected are replaced by the block data having no error, and the configuration data having no error are set to the programmable logic device.例文帳に追加

そのとき、ブロックデータにエラーが検出された場合、エラーが検出されたブロックデータに対応する他のコンフィギュレーションデータのブロックデータでエラーのないブロックデータが読み出され、エラーが検出されたブロックデータが、そのエラーのないブロックデータに置き換えられて、エラーのないコンフィギュレーションデータがプログラマブルロジックデバイスに設定される。 - 特許庁

The integrated circuit includes a memory device DM of an irreversibly electrically programmable type provided with at least a memory cell CEL having a dielectric zone C disposed between a first electrode EC1 and a second electrode EC2 electrically coupled to an access circuit including at least one access transistor TR.例文帳に追加

第１の電極ＥＣ１と、少なくとも１つのアクセス・トランジスタＴＲを含むアクセス回路に電気的に結合された第２の電極ＥＣ２との間に配置された誘電体領域Ｃを備える少なくとも１つのメモリ・セルＣＥＬを有する、不可逆的に電気的にプログラマブルなタイプのメモリ素子ＤＭを備える。 - 特許庁

To provide a programmable electronic control device to which one central processing unit and a plurality of input devices and output devices are connected by a parallel bus, wherein soundness of a self-diagnostic function for the input devices and the output devices can be confirmed without complicating circuit configuration of the input devices and the output devices.例文帳に追加

１台の中央演算処理装置と複数の入力装置および出力装置とがパラレルバスで接続されるプログラマブル電子制御装置において、入力装置および出力装置の自己診断機能の健全性の確認を入力装置および出力装置の回路構成を複雑化せずに実現する。 - 特許庁

A method and a device program a dual edge programmable delay unit that responds to an input signal with a a rise time and a fall time, includes a buffer which receives the input signal and provides an output signal with programmed variable delays between the rise and fall times of the output signal.例文帳に追加

デュアル・エッジ・プログラマブル遅延ユニットをプログラムする方法およびデバイスであって、立ち上がり時間および立ち下がり時間を有する入力信号に応答し、入力信号を受信し出力信号を供給するバッファを含み、出力信号の立ち上がり時間と立ち下がり時間との間にはプログラムされた可変遅延がある。 - 特許庁

The editor device 2 includes: a PF editing part 21 for editing a project file PF for operating a programmable indicator 4; and an export part 211 for converting character string data PFA included in the project file PF into CSV character string data PFF, wherein the export part 211 includes a file name adding part 211a.例文帳に追加

本発明のエディタ装置２は、プログラマブル表示器４を動作させるためのプロジェクトファイルＰＦを編集するＰＦ編集部２１と、プロジェクトファイルＰＦに含まれる文字列データＰＦＡをＣＳＶ文字列データＰＦＦに変換するエクスポート部２１１とを備え、エクスポート部２１１はファイル名付加部２１１ａを備える。 - 特許庁

An electrically re-programmable fuse (eFUSE) device for integrated circuit devices includes an elongated heater element, an electrically insulating liner surrounding an outer surface of the elongated heater element along a longitudinal axis thereof, leaving both ends of the elongated heater element in electrical contact with first and second heater electrodes.例文帳に追加

集積回路デバイス用の電気的再プログラム可能ヒューズ（ｅＦＵＳＥ）デバイスは、細長いヒータ要素と、細長いヒータ要素の両端部が第１および第２のヒータ電極と電気的に接触した状態のままで、細長いヒータ要素の外面を細長いヒータ要素の縦軸に沿って取り囲む電気絶縁ライナーを備える。 - 特許庁

To provide a writing method for a nonvolatile memory device, in which a sensing margin of data is improved during reading operation by allowing an antifuse of a OTP (One Time Programmable) unit cell to be subjected to normal dielectric breakdown during writing operation, thereby malfunction is prevented to improve the reading operation reliability of the OTP unit cell.例文帳に追加

書き込み動作時ＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）単位セルのアンチヒューズを正常に絶縁破壊させて読み出し動作時にデータのセンシングマージンを改善させることで、誤動作を防止し、ＯＴＰ単位セルの読み出し動作の信頼性を改善させることができる不揮発性メモリ装置の書き込み方法を提供する。 - 特許庁

In the case where the vehicle is running, when the level of the voice input device 1 is excessively large (or excessively small), the amplification factor set in the programmable gain amplifier 20 is changed to a smaller (or larger) value based on the level of the voice signal stored in an input level storage part 53.例文帳に追加

車輌が走行している場合に、音声入力装置１から入力された音声信号のレベルが過大（又は過小）である場合はプログラマブルゲインアンプ２０に設定されている増幅率を入力レベル記憶部５３が記憶している音声信号のレベルに基づいてより小（大）なる値に変更する。 - 特許庁

To provide a semiconductor device capable of achieving an output buffer circuit enabling to suppress a reduction of a output current due to a parasitic resistance of an output signal line, and in a programmable impedance output buffer system, capable of reducing errors of impedance matching of the buffer circuit due to the resistance.例文帳に追加

出力信号線の寄生抵抗に起因した出力電流の減少を抑制することが可能な出力バッファ回路を実現し、プログラマブル・インピーダンス出力バッファ方式においては寄生抵抗による出力バッファ回路のインピーダンス合わせ込み誤差を小さくすることができる半導体装置を提供する。 - 特許庁