「pulse memory」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A resistance variable memory device includes a resistance variable memory cell MC and a driving circuit that generates a combined pulse of write pulses (current value: I_z) constituted of a plurality of pulses and an offset pulse (current value I_z0) defining the level between pulses of the write pulses and supplies the generated combined pulse to the memory cell MC in writing.例文帳に追加

抵抗変化型のメモリセルＭＣと、複数のパルスからなる書き込みパルス（電流値：Ｉ_z）と、書き込みパルスのパルス間レベルを規定するオフセットパルス（電流値Ｉ_z0）との合成パルスを発生し、発生した合成パルスをメモリセルＭＣに書き込み時に与える駆動回路と、を有する。 - 特許庁

A program pulse is applied to the memory mat 5A (step S2), and data readout is executed to a memory cell that is a data writing target bit of the memory mat 5A (step S3).例文帳に追加

そして、メモリマット５Ａに対してプログラムパルスを印加（ステップＳ２）し、メモリマット５Ａのデータ書込対象ビットであるメモリセルに対してデータ読出を実行する（ステップＳ３）。 - 特許庁

A controller 67 reads the pulse rate value corresponding to the input type information from a memory 71 for driving a feeding motor 64 (pulse motor).例文帳に追加

コントローラ６７は、入力された種別情報に対応するパルスレートの値をメモリ７１より読み出して、送り用モータ６４（パルスモータ）を駆動する。 - 特許庁

When data of a memory block is erased, operation S3 in which an erase pulse is applied en bloc to the memory block and operation S6 in which the erase pulse is applied en bloc to a limited one part of region of the memory block are used jointly.例文帳に追加

メモリブロックのデータを消去する際に、メモリブロックに対して一括して消去パルスを印加する動作Ｓ３と、メモリブロックの一部の領域に限定して一括して消去パルスを印加する動作Ｓ６とを併用する。 - 特許庁

When a memory access is made, a F/F163 is set by a one shot pulse from an OS circuit 161, a memory access request is inputted into a memory access pulse generating circuit 171 through a NOR gate 167 and a latch control signal LC and an enable signal REN are outputted.例文帳に追加

メモリアクセスがあるとＯＳ回路161からのワンショットパルスによりF/F163がセットされ、NORゲート167を介してメモリアクセス要求がメモリアクセス用パルス発生回路171に入力され、ラッチコントロール信号LCとイネーブル信号RENが出力される。 - 特許庁

To provide the automatic control method and the device of pulse width encountered in a Phase Transition Memory System.例文帳に追加

相変化メモリ装置に印加されるパルス幅の自動制御方法及び装置を提供する。 - 特許庁

The pulse generator provides write pulses to program the resistive memory cells.例文帳に追加

上記パルス発生器は、上記複数の抵抗メモリセルをプログラムするために、書き込みパルスを供給する。 - 特許庁

Then the timing pulse is transmitted to a gate G13 and the obtained signal value is stored in a signal value memory 3.例文帳に追加

そして、ゲートＧ１３にタイミングパルスを送り、得られた信号値を信号値メモリ３に格納する。 - 特許庁

The latch circuit 106 latches the check data from the memory 100, when it receives the delayed pulse signal.例文帳に追加

ラッチ回路１０６は、遅延パルス信号の受信時にメモリ１００からのチェック用データをラッチする。 - 特許庁

REWRITING METHOD FOR DATA OF THREE DIMENSIONAL OPTICAL MEMORY ELEMENT MADE IN GLASS BY SUPER-SHORT LIGHT PULSE例文帳に追加

超短光パルスによりガラス中に作製した三次元光メモリー素子のデータの書き換え方法 - 特許庁

Information of the detected pulse wave waveform and cuff pressure at the time are stored in a memory 64.例文帳に追加

検出された脈波波形の情報およびそのときのカフ圧はメモリ６４に記憶される。 - 特許庁

In order to write in the magnetic memory element, a current I_MTJ pulse (125) is fed through the MTJ (37).例文帳に追加

磁気メモリ素子に書き込むには、ＭＴＪ（３７）の中に電流Ｉ_ＭＴＪパルス（１２５）を流す。 - 特許庁

To obtain a non-volatile semiconductor memory having high reliability and capable of reducing the stress to be applied to a memory cell at the time of applying an erase pulse.例文帳に追加

消去パルス印加時にメモリセルに加えられるストレスを低減できる信頼性の高い不揮発性半導体メモリ装置を得る。 - 特許庁

In the method and system for measuring the resistance of a resistive memory element, in order to measure the resistance of the resistive memory element, first, a data write pulse is applied, and then a resistance read pulse is applied.例文帳に追加

抵抗メモリ素子の抵抗測定方法及び抵抗測定システムにおいて、前記抵抗メモリ素子の抵抗測定のために、まず、データ書き込みパルスを印加した後、抵抗読み取りパルスを印加する。 - 特許庁

By applying an electric pulse and an optical pulse to the nonvolatile optical memory element, it is possible to effectively read recorded data in the ferromagnetic body according to a magnetization direction.例文帳に追加

該不揮発性光メモリ素子に電気パルスと光パルスを印加することにより、強磁性体に磁化方向により記録されているデータを効果的に読み出す。 - 特許庁

The semiconductor integrated circuit comprises a memory cell unit 27, a control part, and a pulse signal generating unit 38 including a one-shot pulse generating circuit 25.例文帳に追加

本発明にかかる半導体集積回路は、メモリセル部２７と、制御部と、ワンショットパルス生成回路２５を含むパルス信号生成部３８と、を備える。 - 特許庁

Thus, a line memory pulse LM is raised in voltage by utilizing a level shift circuit in a reset pulse driver circuit during the horizontal retrace line period of the device 1.例文帳に追加

そこで、ラインメモリパルスＬＭについては、固体撮像素子１の水平帰線期間にリセットパルスドライバ回路内のレベルシフト回路を流用して昇圧が行われる。 - 特許庁

The power supply circuit applies, to the memory cell, one or more pulse voltages whose initial pulse voltage has a strength that corresponds to the measured threshold voltage.例文帳に追加

電源回路は、計測された閾値電圧に応じた強度のパルス電圧を最初のパルス電圧とする１又は２以上のパルス電圧をメモリセルに印加する。 - 特許庁

The memory 2 outputs the respective data according to an address generating circuit 1, and the driving pulse is created in accordance with the output results and a timing pulse is produced.例文帳に追加

アドレス発生回路１に応じた各データをメモリ２は出力し、その出力結果に応じて駆動パルスが形成され、タイミングパルスが生成される。 - 特許庁

Also, a control part 2 stores vehicle speed pulse data acquired from a vehicle speed pulse generating device 11 and angle data acquired from an angle sensor in the memory 9.例文帳に追加

また、制御部２は、車速パルス発生装置１１から取得した車速パルスデータや角度センサーから取得した角度データをメモリ９に記憶する。 - 特許庁

A difference between the moving distance per pulse of speed pulse stored beforehand in a memory section and that per pulse calculated, according to the number of pulses in speed pulse detected between optional two places, and a distance therebetween is calculated and stored in the memory section; and the moving distance per pulse is corrected by statistical processings, on the basis of the difference stored in the memory section.例文帳に追加

本発明は、予め記憶部に記憶された車速パルスの１パルスあたりの移動距離と、任意の２地点間において検出された車速パルスのパルス数と当該２地点間の距離に基づいて算出された１パルスあたりの移動距離と、の差分を算出して記憶部に格納し、記憶部に格納された差分に基づいて統計処理による学習により１パルスあたりの移動距離を補正する。 - 特許庁

A pulse width setting map change circuit 42 inputs the pulse width setting map data formed beforehand about picture images every time a display picture image is changed, and writes the data in a pulse width setting map memory circuit 41.例文帳に追加

パルス幅設定マップ変更回路４２は、表示画像が変化する毎に、その画像について予め作成されたパルス幅設定マップデータを入力し、パルス幅設定マップ記憶回路４１に書き込む。 - 特許庁

The resistance of the image memory element 1 changes, according to the current value or pulse width flowing through the image memory element 1 and is stored as the resistance value.例文帳に追加

画像メモリ素子１を流れる電流値またはパルス幅に応じて当該画像メモリ素子１の抵抗が変化し、抵抗値として記憶される。 - 特許庁

The resistance of the image memory element 1 varies according to the current value or pulse width flowing through the image memory element 1, and is stored as a resistance value.例文帳に追加

画像メモリ素子１を流れる電流値またはパルス幅に応じて当該画像メモリ素子１の抵抗が変化し、抵抗値として記憶される。 - 特許庁

The method for programming and erasing the memory array, comprises a step of adapting the programming or erasing pulse to the current state of the memory array.例文帳に追加

メモリアレイをプログラミングおよび消去方法は、メモリアレイの現在の状態に対しプログラミングまたは消去パルスを適応させるステップを含む。 - 特許庁

An NWE mask generating section 7 has an RS flip flop(FF) 101 and the FF 101 is set by a symbol output pulse (a pulse indicating the outputting timing of one symbol) and reset by them first sampling pulse (a pulse instructing the fetching of data to a memory 3).例文帳に追加

ＮＷＥマスク生成部７は、ＲＳフリップフロップ（ＦＦ）１０１を有し、このＦＦは、シンボル出力パルス（１シンボルの出力タイミングを示すパルス）でセットされ、最初のサンプリングパルス（メモリ３へのデータの取り込みを指示するパルス）でリセットされる。 - 特許庁

A system controller 20 stores data on the unevenness of rotation consisting of the number of counting of a slit detecting pulse on every one line in a memory 37 based on a projection detecting pulse from the photo-sensor 27, the slit detecting pulse from the encoder 15 and a motor driving pulse from a motor driver 28.例文帳に追加

システムコントローラ２０は、フォトセンサ２７からの突起検出パルス，エンコーダ１５からのスリット検出パルス，モータドライバ２８からのモータ駆動パルスにより、１ライン毎のスリット検出パルスのカウント数からなる回転むらデータをメモリ３７に記憶する。 - 特許庁

A readout circuit discriminates whether the data of the real memory cell are erased or not by the impression of the erase pulse.例文帳に追加

読み出し回路は、消去パルスの印加によりリアルメモリセルのデータが消去されたか否かを判定する。 - 特許庁

In order to form the three transmission beams, three kinds of pulse waveforms are stored within each memory.例文帳に追加

３つの送信ビームを形成するために、各メモリ２２内には３種類のパルス波形が格納されている。 - 特許庁

A pulse is supplied to the memory cell 202 through the first electrode 208 and the second electrode 210.例文帳に追加

パルスは、第１の電極２０８および第２の電極２１０を介して、メモリセル２０２に供給される。 - 特許庁

A system control part 19 determines the pulse signal MIR in each prescribed dot region and writes "1" in a buffer memory 24, when the pulse signal MIR output from the comparator 27 is "H" level, or writes "0" in a buffer memory 24 when the pulse signal MIR is "L" level.例文帳に追加

システム制御部１９は、所定のドット領域毎にパルス信号ＭＩＲを判定し、コンパレータ２７から出力されるパルス信号ＭＩＲが“Ｈ”レベルである場合にはバッファメモリ２４に“１”を書き込む一方、“Ｌ”レベルである場合には“０”を書き込む。 - 特許庁

In a magnetic memory provided with a memory cell array in which memory cells having magnetic resistance elements being writable by changing resistance by making current flow are arranged in a matrix state, the test method of the memory includes a writing step performing writing of test data for the memory cell by using a writing pulse having height of writing pulse height or less during use also having narrower width than width of the writing pulse.例文帳に追加

電流を流して抵抗を変化させることにより書き込みが可能な磁気抵抗素子を有するメモリセルがマトリクス状に配列されたメモリセルアレイを備えた磁気メモリにおいて、使用時の書き込みパルスの高さ以下の高さを有しかつ当該の書き込みパルスの幅よりも狭い幅を有する書き込みパルスを用いて前記メモリセルに試験データの書き込みを行う書き込みステップを備えている。 - 特許庁

Count values (termination count value) up to the boundary of a memory slot are set in a counter 42, the counter is updated in synchronization with write pulse/read pulse, and an interrupt signal is transmitted to a memory managing part 10 in case overflow or underflow takes place.例文帳に追加

そして、カウンタ４２にメモリスロットの境界までのカウント値（終端カウント値）を設定し、ライトパルス／リードパルスに同期してカウンタを更新し、オーバーフローまたはアンダーフローしたら割込信号をメモリ管理部１０に送出する。 - 特許庁

This pulse radar receiving device includes an analog-to-digital converter 6 for converting a received signal into digital data, a waveform memory 7 for holding a rectangular pulse waveform data, and a digital multiplier 8 for multiplying the digitized received signal and the waveform memory data.例文帳に追加

受信信号をディジタルデータ化するアナログディジタル変換器６と、矩形状のパルス波形データを保持できる波形メモリ７と、ディジタル化した受信信号と波形メモリデータを乗算するディジタル乗算器８とを備えた。 - 特許庁

A phase change memory device comprises a plurality of phase change memory cells and a reset pulse generating circuit configured to output a plurality of sequential reset pulses.例文帳に追加

複数の相変化メモリセルと複数の順次リセットパルスを出力するために構成されたリセットパルス発生信号を含んだ相変化メモリ装置が提供される。 - 特許庁

To provide a method for operating (programming or erasure) bits of a memory cell in a memory array and reducing pulse operation of the array.例文帳に追加

メモリアレイ内のメモリセルのビットを操作（プログラミングまたは消去）するための、およびこのようなアレイのパルス操作を低減するための方法を提供すること。 - 特許庁

A memory cell used for a memory cell array 27 is not made to be in an over erasure state even if applying an erasing pulse to a first cell for 300 ms is performed four times.例文帳に追加

メモリセルアレイ２７に用いられるメモリセルは、ファーストセルに３００ms間の消去パルス印加を４回行ってもオーバーイレース状態にはならない。 - 特許庁

This method of programming a nonvolatile memory element includes steps of: applying a program voltage to a memory cell; applying a supplementary pulse to the memory cell to facilitate stabilization of an electric charge, after the program voltage is applied; applying a recovery voltage to the memory cell after applying the supplementary pulse; and verifying the memory cell by applying a verification voltage after the recovery voltage is applied.例文帳に追加

メモリセルにプログラム電圧を印加するステップと、プログラム電圧印加後、電荷の安定化を促進するように補充パルスを印加するステップと、補充パルスに続いてメモリセルに回復電圧を印加するステップと、回復電圧印加後に、検証電圧を印加して検証するステップと、を含む不揮発性メモリ素子のプログラム方法である。 - 特許庁

On the other hand, in controlling data transfer between a first area and a second area of a memory 2, the DMAC 10A selects a pulse signal PWM generated in a variable pulse generating part 5 by a selector 17 and controls the data transfer within the memory 2 according to timing of the pulse signal PWM.例文帳に追加

一方、ＤＭＡＣ１０Ａは、メモリ２の第１領域と第２領域との間のデータ転送を制御する場合、セレクタ１７によって可変パルス生成部５で生成されたパルス信号ＰＷＭを選択し、このパルス信号ＰＷＭのタイミングに従ってメモリ２内のデータ転送を制御する。 - 特許庁

To enable the write and erasure of a memory by forming a write pulse or erase pulse having an exact pulse width even when an oscillation frequency is dispersed by a process dispersion in the semiconductor integrated circuit of a microcomputer or the like with built-in non-volatile memory circuit and oscillator.例文帳に追加

不揮発性メモリ回路および発振器を内蔵したマイクロコンピュータ等の半導体集積回路において、プロセスばらつきにより発振周波数がばらついても正確なパルス幅を有する書込みパルスや消去パルスを形成してメモリの書込み、消去を行なうことができるようにする。 - 特許庁

To provide a pulse-width control circuit and a semiconductor memory capable of appropriately controlling a pulse width depending on process dependence and variation in wiring width of a transistor.例文帳に追加

トランジスタのプロセス依存と配線幅のばらつきとに応じて適切なパルス幅に制御することが可能なパルス幅制御回路及び半導体メモリを提供すること。 - 特許庁

The NAND flash memory device performs a programming operation using an incremental step pulse program ISPP method.例文帳に追加

ＮＡＮＤフラッシュメモリ装置は、増加型ステップパルスプログラムＩＳＰＰ方法を使用してプログラム動作を実行する。 - 特許庁

To improve operability of a semiconductor memory device by enhancing convenience of a static type RAM or the like in the word line pulse drive system.例文帳に追加

ワード線パルス駆動方式をとるスタティック型ＲＡＭ等の利便性を高め、その使い勝手を高める。 - 特許庁

The memory unit 6 stores each of threshold values for determining the temperature of the facial skin, the temperature of the finger skin, and the pulse rate.例文帳に追加

この記憶装置６は、顔面皮膚温度、手指皮膚温度及び脈拍数の判定閾値を記憶している。 - 特許庁

The refresh control section generates a refresh control signal for refreshing a memory cell responding to a refresh pulse.例文帳に追加

リフレッシュ制御部は、リフレッシュパルスに応答してメモリセルをリフレッシュするためのリフレッシュ制御信号を発生する。 - 特許庁