「reference node」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Further, the CPU calculates a maximum value and a minimum value, in each reference axis direction in a virtual space, of the attracting force or the repulsive force generated between the node of interest and the one or more connection nodes, calculates a modification vector by use of the calculated maximum value and minimum value in each reference axis direction, and controls the node of interest based on the calculated modification vector.例文帳に追加

さらにＣＰＵは、仮想空間内の各基準軸方向において、１以上の接続ノードとの間で生じる引力または斥力の最大値及び最小値を算出し、算出された基準軸方向別の最大値及び最小値を用いて修正ベクトルを算出し、算出された修正ベクトルに基づき注目ノードを制御する。 - 特許庁

With reference to a registered list and a detection list, a wrong PC detection part 204 of a monitoring unit 101 detects an ARP request packet transmitted from the wrong node, and stores information required for eliminating access by the wrong node into a transmission list.例文帳に追加

監視ユニット１０１の不正ＰＣ検出部２０４は、登録済みリスト及び検出リストを参照して、不正ノードから送信されたＡＲＰ要求パケットを検出し、不正ノードによるアクセスを排除するために必要な情報を送信リストへ格納する。 - 特許庁

An imaging node and a method for control of the image processing node allow subsystems of the image nodes to dynamically register authorized commands with a pre-parser after which the pre-parser authorizes inbound line commands for execution by reference to the dynamic registrations.例文帳に追加

画像処理ノード、および画像処理ノードを制御するための方法により、画像処理ノードのサブシステムは認証済コマンドをプレパーサに動的に登録することができ、その後、プレパーサは動的な登録を参照して、実行用のインバウンドのサブコマンドの認証を行う。 - 特許庁

Then, gate terminals g1, g2 of the MOS transistors 105a, 105b are connected to each other, and a connection node N1 thereof is connected to a wiring node N3 through a capacitive element 104a, connected to the node N4 through a capacitive element 104b, and connected to the reference power source GND through a resistance element 108.例文帳に追加

そして、ＭＯＳトランジスタ１０５ａ、１０５ｂのそれぞれのゲート端子ｇ１、ｇ２を互いに接続するとともに、その接続ノードＮ１が、容量素子１０４ａを介して配線ノードＮ３に接続され、容量素子１０４ｂを介してノードＮ４に接続され、抵抗素子を１０８介して基準電源ＧＮＤに接続されるように構成する。 - 特許庁

First difference currents IOP(=IM-IP≥0) obtained by subtracting the second reference current IP from the first reference current IM flow through a PMOS transistor TP1 whose drain is connected to a node N1 between the first and the second current sources 10a and 20a.例文帳に追加

第１及び第２電流源１０ａ，２０ａ間のノードＮ１にドレインが接続されるＰＭＯＳトランジスタＴＰ１には、第１基準電流ＩＭから第２基準電流ＩＰを減算した第１差分電流ＩＯＰ（＝ＩＭ−ＩＰ≧０）が流れる。 - 特許庁

Supply of reference voltage Vref from a reference voltage generating circuit 11 is stopped to a node A on peripheral power source wiring CPL, while P channel MOS transistors P1, P2 are turned on and applying voltage is supplied to an external pin PIN.例文帳に追加

周辺電源配線ＣＰＬ上のノードＡには、参照電圧発生回路１１からの参照電圧Ｖｒｅｆの供給が途絶えるとともに、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２がオンして外部ピンＰＩＮへの印加電圧が供給される。 - 特許庁

One end of a first line is connected with a prescribed reference potential in a ac and a node NB which is the other end is connected with the reference potential via only capacity, or serial connection between the capacitance and inductance components or a second line.例文帳に追加

第１の線路の一端が交流的に所定の基準電位に接続され、その他端であるノードＮＢが、容量のみか、又は容量とインダクタ成分もしくは第２の線路との直列接続を介して前記基準電位に接続されている。 - 特許庁

A reference potential VSS is always applied to the gate of a PMOS transistor P3 by connecting the gate of the PMOS transistor P3 to the reference potential VSS(0V) and connecting a node ND1 to the drain of the PMOS transistor P3.例文帳に追加

ＰＭＯＳトランジスタＰ３のゲートを基準電位ＶＳＳ（０Ｖ）に接続し、ノードＮＤ１をＰＭＯＳトランジスタＰ３のドレインに接続した構成を採ることで、ＰＭＯＳトランジスタＰ３のゲートには常に基準電位ＶＳＳが与えられる構成とする。 - 特許庁

When the drive voltage Vi is smaller than the reference voltage ViL, a PMOS 61 is turned on to raise the drive voltage Vi of the node N6, and the constant current circuit 20N is inactivated.例文帳に追加

駆動電圧Ｖｉ＜基準電圧ＶｉＬのときは、ＰＭＯＳ６１がオンとなってノードＮ６の駆動電圧Ｖｉを引き上げると共に、定電流回路２０Ｎの動作が停止する。 - 特許庁

The collectors of Q6 and Q10, which are the outputs of first and second current mirror circuits, are mutually connected and connected to the node of an optional amplifier circuit and a reference power supply line 6 as well.例文帳に追加

第１及び第２カレントミラー回路の出力であるＱ６およびＱ１０のコレクタは互いに接続され、演算増幅回路と基準電源線６との節点にも接続される。 - 特許庁

When a control signal Enable changes from Lo to Hi, a VGn node is charged with a reference current IREF and a charge kept in a capacitor C1 when the control signal Enable is Lo.例文帳に追加

制御信号EnableがＬｏからＨｉに切り替わるとき、ＶＧｎノードは基準電流ＩREFと、制御信号EnableがＬｏであるときにコンデンサＣ１に保持されていた電荷とによって充電される。 - 特許庁

To provide a tri-state CMOS output buffer that has an output node and a protection circuit for preventing an integrated circuit from being destroyed, when a bus voltage exceeds a power supply reference voltage.例文帳に追加

バス電圧が電源参照電圧を越えた時に、集積回路の破壊を防ぐ保護回路及び出力ノードを有する３状態ＣＭＯＳ出力バッファを提供する。 - 特許庁

When entering into an operating state because of the stop of the preferred server, the alternative server instructs the relay node to switch the table for reference to the table related to itself.例文帳に追加

代替サーバは、常用サーバの停止により自己が稼動状態に入るとき、中継ノードに対し、参照すべきテーブルを自己に関連するテーブルに切り換えるよう指示を与える。 - 特許庁

An operational amplifier AMP1 is under feedback control so as to receive the same voltage at a positive input section and a negative input section, and a circuit node fbck has the same voltage as a reference voltage VREFI.例文帳に追加

オペアンプＡＭＰ１は、正入力部と負入力部が等しい電圧となるようフィードバックがかかり、回路ノードｆｂｃｋは、参照電圧ＶＲＥＦＩに等しい電圧となる。 - 特許庁

At the time of performing a test, the transfer gate 304 is turned off by non-activation of the sample signal SAMPL, the reference potential Vreft accumulated in the capacitor 307 is outputted fron a node B3.例文帳に追加

テスト実施時、サンプル信号ＳＡＭＰＬの不活性化によりトランスファゲート３０４はオフとなり、キャパシタ３０７に蓄積された基準電位ＶｒｅｆｔがノードＢ３から出力される。 - 特許庁

In a reference voltage generation circuit 7, only a switch SW1 is turned off in a first period and a maximum peak value Vmax of an input signal In is kept at a node A of a first capacity 1.例文帳に追加

レファレンス電圧発生回路７において、第１の期間ではスイッチＳＷ１のみをＯＦＦにして、入力信号Ｉｎの最大ピーク値Vmaxが第１の容量１のノードＡに保持される。 - 特許庁

An unregistered PC detection module 204 of a monitoring unit 101 detects an ARP request packet transmitted from an unregistered node with reference to a registered list and a detection list.例文帳に追加

監視ユニット１０１の未登録ＰＣ検出モジュール２０４は、登録済みリストおよび検出リストを参照して、未登録ノードから送信されたＡＲＰ要求パケットを検出する。 - 特許庁

The 1st variable impedance circuit 70 of the reference voltage generation circuit 48 varies the 1st impedance value (resistance value) between the 1st power supply line and the j-th (j: an integer) dividing node.例文帳に追加

基準電圧発生回路４８の第１のインピーダンス可変回路７０は、第１の電源線と第ｊ（ｊは整数）の分割ノードとの間の第１のインピーダンス値（抵抗値）を変化させる。 - 特許庁

Input transistor pairs (101A and 101B) supply the voltage at a reference node N1 to either of nodes na1 and nb1 according to input signal pairs (INP and INM).例文帳に追加

入力トランジスタ対（１０１Ａ，１０１Ｂ）は、入力信号対（ＩＮＰ，ＩＮＭ）に応じて、基準ノードＮ１における電圧をノードｎａ１，ｎｂ１のうちいずれか一方に供給する。 - 特許庁

Then, one node to execute failure recovery processing is connected to the auxiliary history storage device 132 associated with the respective nodes 110 and executes failure recovery processing with reference to the access history.例文帳に追加

次に、障害回復処理を実行する一のノードは、各ノード１１０に対応づけられた副履歴記憶装置１３２と接続し、アクセス履歴を参照して障害回復処理を実行する。 - 特許庁

A sort result presentation unit 42 provides a representation image representing each retrieval result in association with information about a path from the reference node to a subgraph of the retrieval result on the graph.例文帳に追加

ソート結果提示部４２は、各検索結果に対し基準ノードから当該検索結果の部分グラフまでのグラフ上の経路の情報を関連づけて表示した表示画像を提供する。 - 特許庁

Subsequently, the reference value of reception power of a signal to be received from the transmission node is calculated by the distance thus estimated.例文帳に追加

次に、無線信号の距離に対する減衰度合いを示す関係式に基づき、推定された距離によって送信ノードから受信すべき信号の受信電力の参照値を算出する。 - 特許庁

In the amplifier circuit, a low pass filter 4 is placed between an output node of a reference level generating circuit 1 and noninverting input terminals of operational amplifiers 7 included in inverting amplifiers 5, 6.例文帳に追加

増幅回路において、基準電位発生回路１の出力ノードと反転増幅器５，６に含まれるオペアンプ７の非反転入力端子との間にローパスフィルタ４を設ける。 - 特許庁

Each node makes reference to a metric included in the packet to select a relay destination base station, providing a minimum path loss on the basis of the sum of the path loss, and the metric, at the same time (steps S1-S7).例文帳に追加

同時に、当該パケットに含まれるメトリックを参照し、伝搬損失とメトリックとの和によって伝搬損失が最小となる中継先基地局を選定する（ステップＳ１〜Ｓ７）。 - 特許庁

Then, the node 10 decides the success/failure of switching conditions based on the success/failure of the recording of the existence information by a plurality of nodes to the existence information storage device at the reference destination.例文帳に追加

次に、ノード１０は、参照先の生存情報記憶装置に対する複数のノードによる生存情報の記録の成否に基づいて、切替条件の成否を判定する。 - 特許庁

At this time, a holding voltage of a first capacity 1 is added with a holding voltage of a second capacity 2 in the capacitor array 4, and a voltage of a node B is output as a reference voltage Vref.例文帳に追加

この時、第１の容量１の保持電圧に容量列４の第２の容量２の保持電圧が加算されて、ノードＢの電圧がレファレンス電圧Ｖｒｅｆとして出力される。 - 特許庁

The comparator circuit 8 compares the potential of the node which changes gradually from the peak value to a certain value with a prescribed reference level of potential and outputs the comparison result as detection signals.例文帳に追加

比較回路８は、ピーク値が保持され、ゆっくりと一定電位に戻されるノードの電位を、所与の基準レベルと比較し、その比較結果を検出信号として出力する。 - 特許庁

Further, equipotential numbers are added to the post-change layout pattern, and a verification target portion having the same equipotential number as the changed node is extracted with reference to the equipotential numbers.例文帳に追加

また、変更後のレイアウトパタンデータに対して等電位番号を付与して該等電位番号を参照して該変更ノードと同じ等電位番号を持つ検証対象箇所を抽出する。 - 特許庁

At this time, a holding voltage of a second capacitor 2 in the capacitor array 4 is added to a holding voltage of a first capacitor 1, and a voltage of a node B is outputted as a reference voltage Vref.例文帳に追加

この時、第１の容量１の保持電圧に容量列４の第２の容量２の保持電圧が加算されて、ノードＢの電圧がレファレンス電圧Ｖｒｅｆとして出力される。 - 特許庁

On the other hand, the DTV stores a node ID of an input device connected to an analog I/F in one-to-one cross-reference in a step S11, and informs the IRD about the serial bus plug value in a step S12.例文帳に追加

一方、DTVは、ステップＳ１１において、アナログI/Fに接続されている入力機器のノードＩＤを１対１に対応付けて記憶し、ステップＳ１２において、シリアルバスプラグ値をIRDに通知する。 - 特許庁

A bias generating circuit 1 is provided between a supply voltage node 36 and a grounding voltage node 46 at distant ends, with respect to a supply voltage supplying terminal 31 and a grounding voltage supplying terminal 41 to connect reference voltage nodes 56, 66 to an amplifier circuit block 2 from the distant ends.例文帳に追加

電源電圧供給端子３１及び接地電圧供給端子４１に対して遠端の電源電圧ノード３６、接地電圧ノード４６の間にバイアス発生回路１を設けて、基準電圧ノード５６、ノード６６を遠端からアンプ回路ブロック２へ接続する。 - 特許庁

Moreover, an optimizing reference generating means 101 that generates an object function to minimize the cost, and a path flow storage constraint generating means 104, a link allocation constraint generating means 105 and a node allocation constraint generating means 106 that generate constraint equations to obtain a link capacity and a node capacity are provided.例文帳に追加

更に、コスト最小化のための目的関数を作成する最適化基準作成手段101 と、リンク容量およびノード容量を求める制約式を作成するために、パスフロー保存制約作成手段104,リンク収容制約作成手段105,ノード収容制約作成手段106 を有する。 - 特許庁

Thus, the voltage of a node N21 is controlled (when the gate voltage of the NMOS 43 is increased, the voltage between the drain electrode and the source electrode is decreased, and the voltage of the node N21 is decreased), and when the NMOS 42 is turned off, the starting circuit 40 and the reference current source 30 are disconnected.例文帳に追加

これにより、ノードＮ２１の電圧が制御（ＮＭＯＳ４３のゲート電圧が高くなると、ドレイン電極・ソース電極間電圧が下がってノードＮ２１の電圧が下がる。）し、ＮＭＯＳ４２がオフすることで、起動回路４０と基準電流源３０を切り離す。 - 特許庁

A reference capacitor CREF is connected to a variable capacitor at the common detection the node of the integrated circuit, and the common detection node is coupled with an input buffer and an output voltage VF of the input buffer is connected to a coarse bias, a gain stage 30 and a fine bias 32.例文帳に追加

基準キャパシタＣ_REFが、前記集積回路の共通検出ノードにおいて前記可変キャパシタに接続され、前記共通検出ノードは入力バッファに結合し、該入力バッファの出力電圧Ｖ_Fは、粗バイアスおよび利得段３０および細密バイアス段３２に接続される。 - 特許庁

Each of peer nodes 1 transmits measurement request packets to reference servers 3 respectively, measures network distance index values between the node itself and the reference servers 3 on the basis of measurement response packets as replies to the measurement request packets, and notifies a network distance management server 4 of the network distance index values.例文帳に追加

各ピアノード１は、各参照サーバ３へ計測要求パケットを送信し、これに対して返信される計測応答パケットに基づいて自ノードと各参照サーバ３とのネットワーク距離指標値を計測し、これをネットワーク距離管理サーバ４へ通知する。 - 特許庁

The noise voltage included in reference voltage Vref output from a reference voltage generation circuit 10 is divided based on a ratio of voltages generated at diode D1 - diode D3 and a resistor R12 to a voltage generated at a resistor R11 at a node N12.例文帳に追加

基準電圧発生回路１０から出力される基準電圧Ｖｒｅｆに含まれたノイズ電圧は、ノードＮ１２において、ダイオードＤ１〜ダイオードＤ３および抵抗Ｒ１２に発生する電圧と抵抗Ｒ１１に発生する電圧との比に応じて分圧される。 - 特許庁

When a switch 13 is closed to give a reference voltage VREF to the node A, a voltage difference between the reference voltage VREF and the voltage of the analog signal VIN is amplified by the inverters 20, 30 of low power consumption, and an output signal OUT as a result of the comparison is outputted.例文帳に追加

更にスイッチ１３を閉じてノードＮＡに基準電圧ＶＲＥＦを与えると、基準電圧ＶＲＥＦとアナログ信号ＶＩＮの電位差が、低消費電力のインバータ２０，３０で増幅され、比較結果の出力信号ＯＵＴが出力される。 - 特許庁

A detection system node 10a detects device nodes 30A, 30B present within a range of a prescribed distance, receives reference information and type information from the detected device nodes 30A, 30B, and associates and records the received type information and reference information.例文帳に追加

検出システムノード１０ａは、一定の距離の範囲内に存在するデバイスノード３０Ａ、３０Ｂを検出し、検出したデバイスノード３０Ａ、３０Ｂからタイプ情報と参照情報を受信し、受信したタイプ情報と参照情報とを対応付けて記録する。 - 特許庁

The flip-flop has a first stage in which a reference clock signal and a reset signal are received, and a second stage in which own output node is transitioned to a first level responding to the reference clock signal, and the output node is precharged, responding to the output signal from the first stage corresponding to the reset signal and is transitioned to a second level.例文帳に追加

本発明のフリップフロップは、基準クロック信号及びリセット信号を受信する第１のステージと、前記基準クロック信号に応答して自体の出力ノードを第１のレベルに遷移させ、前記リセット信号に対応する前記第１のステージの出力信号に応答して前記出力ノードをプリチャージさせて第２のレベルに遷移させる第２のステージとを備えることを特徴とする。 - 特許庁

Therefore, when the value of the resistor 43 is set so as to exceed Vt of the NMOS transistor 33 before the potential of the output node N1 becomes an essential reference voltage, even if the Vt of the transistor 33 constituting the start-up circuit is relatively high, the reference voltage generating circuit does not output voltage exceeding the reference voltage, and can promptly start and stably maintain the reference voltage.例文帳に追加

よって、出力ノードＮ１の電位が本来の基準電圧になる前に、ＮＭＯＳトランジスタ３３のＶｔを超えるように抵抗４３の値が設定されれば、スタートアップ回路を構成するトランジスタ３３のＶｔが比較的高い場合であっても、基準電圧発生回路は基準電圧を超える電圧を出力することなく、速やかに立ち上がって基準電圧で安定させることができる。 - 特許庁

Between at least one of a second output current source circuit 126 linked to a positive voltage feeding part 150 and the first resistor 136, and the second resistor 138, a second voltage reference output node N5 is disposed for generating a second reference voltage Vref2.例文帳に追加

正の電圧供給部１５０に連結された第２の出力電流源回路１２６及び第１の抵抗器１３６の少なくとも１つと、第２の抵抗器１３８との間に、第２の基準電圧Ｖｒｅｆ２を生成する第２の電圧基準出力ノードＮ５が配置される。 - 特許庁

The reference voltage REF is applied to gates of NMOS 42 of each detecting circuit, a cell current INS flowing in a NMOS 43 from a memory cell array 10 is compared with the reference current INR, and a detected signal Si being a compared result is outputted to an output node N4i.例文帳に追加

基準電圧ＲＥＦは各検出回路４０ＡのＮＭＯＳ４２のゲートに印加され、メモリセルアレイ１０からＮＭＯＳ４３に流れ込むセル電流ＩＮＳと基準電流ＩＮＲとが比較されて、出力ノードＮ４_ｉに比較結果の検出信号Ｓｉが出力される。 - 特許庁

The loop filter 60 defines a reference potential on a semiconductor substrate as a ground potential, and the changeover switch is formed on the semiconductor substrate 2 and switches whether to connect an intermediate node of the loop filter 60 and the reference potential on the semiconductor substrate 2 in order to switch a time constant of the loop filter 60.例文帳に追加

ループフィルタ６０は、半導体基板上の基準電位を接地電位とし、切換スイッチは、半導体基板２上に形成され、ループフィルタ６０の時定数を切り換えるためにループフィルタ６０の中間ノードと半導体基板２上の基準電位とを接続するか否かを切り換える。 - 特許庁

When the node A is at an H-level, it is in a second recording state, erase pulses are applied to the transistor 34, a threshold voltage is made low, the reference voltage Vrefsa is set at a first reference voltage Vrefsa 1, and, in addition, the erasing operation of a memory cell array is performed.例文帳に追加

そして、第２の記録状態に遷移する時は、第２の基準電圧を利用することにより、第１の記録状態にあった全てのセルトランジスタが、第２の基準電圧より低い閾値電圧となり、実質的に第２の基準電圧に対して消去動作が行われたことになる。 - 特許庁

If a signal Sc1 indicates that the output node potential Vnd is below a first reference potential Vr1, which is used as a reference for detecting the production of an inrush current when the first switch SW1 is on, a control circuit 10 turns the first switch SW1 into an off state.例文帳に追加

制御回路１０は第１のスイッチＳＷ１をオンさせている際に、出力ノード電位Ｖｎｄが突入電流発生を検知するための基準となる第１の基準電位Ｖｒ１を下回っていることを信号Ｓｃ１が示したときは、第１のスイッチＳＷ１をオフ状態にする。 - 特許庁