「reference node」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The configuration can provide feedback control of bringing the circuit node fbck at the same potential as the reference voltage VREFI to significantly reduce ON resistances of the transistors T2-T5 and to prevent a degradation of frequency accuracy.例文帳に追加

この構成によって、回路ノードｆｂｃｋが、参照電圧ＶＲＥＦＩと同電位となるようフィードバック制御がかかるため、トランジスタＴ２〜Ｔ５のＯＮ抵抗を大幅に低減することができ、周波数精度の悪化を防止することができる。 - 特許庁

Assuming that the voltage to be applied to both ends to the sensor circuit 310 is a first voltage and the voltage of the node Q is a second voltage, the light detector 300 detects the intensity of target light in accordance with a difference current obtained when the second voltage takes on a predetermined reference voltage value.例文帳に追加

センサ回路３１０の両端に印加される電圧を第１電圧とし、ノードＱの電圧を第２電圧としたとき、第２電圧が所定の基準電圧値になったときの差分電流に基づいて対象光の強度を検出する。 - 特許庁

The buck switching regulator includes an amplifier comparing a feedback voltage to a reference voltage and generating an output voltage on an output terminal, a first capacitor and a first resistor connected in series between the switch output node and the output terminal of the amplifier, and a second capacitor coupled between the DC output voltage node and the output terminal of the amplifier.例文帳に追加

このバックスイッチング型電圧調整器は、饋還電圧を基準電圧を比較して出力端子に出力電圧を生ずる増幅器と、上記スイッチ出力ノードと上記増幅器の出力端子との間に直列接続で挿入した第１のキャパシタおよび第１の抵抗器と、ＤＣ出力電圧ノード・増幅器出力端子間に接続した第２のキャパシタとを含む。 - 特許庁

To provide a repeating device and a synchronization maintenance method which are capable of maintaining synchronization between a relay node (RN) and a base station device even in the case that the RN is placed between a mobile communication device and a base station and a cell-specific reference signal (CRS) cannot not be received at the RN.例文帳に追加

移動通信装置と基地局との間にＲＮが配置され、ＣＲＳを受信することができない場合においても、ＲＮと基地局装置との間の同期が維持することができる中継装置及び同期維持方法を提供すること - 特許庁

A correction capacitor 14 whose static capacitance is C/2^x (wherein x is 2 or 3) is connected via a switch 15 between an internal node N and a line of a reference voltage VL, and charged up to a voltage VL-VT (wherein VT is a threshold voltage of an inverter 21) in a hold operation state.例文帳に追加

内部ノードＮとゼロスケール基準電圧ＶＬの間に、スイッチ１５を介して静電容量がＣ／２^ｘ（但し、ｘは２または３）の補正キャパシタ１４を接続し、ホールド動作時にＶＬ−ＶＴ（但し、ＶＴはインバータ２１の閾値電圧）に充電する。 - 特許庁

A protection circuit employs a clamping circuit 210, a switching circuit 212, and a back gate bias circuit 206 to block a leakage path between a power supply reference voltage Vcc and an output node OUT passing through a source/bulk junction of a transistor that is biased in the output buffer.例文帳に追加

保護回路は、クランピング回路２１０、スイッチング回路２１２、及びバックゲートバイアス回路２０６を使用して、出力バッファ内のバイアスされたトランジスタのソース／バルク接合を通る出力ノードＯＵＴと電源参照電圧Ｖccとの間の漏洩通路を閉塞する。 - 特許庁

When the record ID of the record existing at an address indicated by a pointer does not coincide with that of a leaf node in record reference/update, it is determined that the database has been damaged, and a database damage recovery request is issued to a database recovery function section 004, thus automatically recovering the DB.例文帳に追加

レコード参照・更新の際、ポインタの指すアドレスに存在するレコードのレコードＩＤと、リーフノードのレコードＩＤが不一致の時、データベース破壊と判断し、データベース破壊修復機能部００４にデータベース破壊修復依頼を出して、ＤＢを自動修復する。 - 特許庁

A comparing the high-level resulting signal CPH is outputted through a node N6 during a period that at least one of an amplifying data positive signal GDP, and an amplifying data negative signal GDM is higher than an amplifying high reference voltage GRH from the comparator 12.例文帳に追加

比較器１２からは、増幅データプラス信号ＧＤＰと増幅データマイナス信号ＧＤＭとの少なくとも一方が増幅高基準電圧ＧＲＨよりも高い期間において、ハイレベルの比較結果信号ＣＰＨがノードＮ６を介して出力される。 - 特許庁

The stable and process-independent RC time constant for the precise frequency response of automatic tuning is generated by using a feedback loop, which uses a voltage-control type resistor forcibly making a current equal to a reference current flow through an output node.例文帳に追加

自動同調における精密周波数応答のための安定な処理独立性ＲＣ時定数が、出力ノードを介して基準電流に等しい電流を強制的に流す電圧制御型抵抗器を使用するフィードバックループを使用して発生される。 - 特許庁

In the N MOS transistor 12, a source terminal is connected to a power source voltage terminal giving a reference potential Vss (e.g. zero volt) of L level, a drain terminal is connected to a data storage node Na, and a gate terminal is connected to an output terminal of the inversion circuit 14.例文帳に追加

ＮＭＯＳトランジスタ１２は、ソース端子がＬレベルの基準電位Ｖ_SS（たとえば零ボルト）を与える電源電圧端子に接続され、ドレイン端子がデータ・ストレージノードＮａに接続され、ゲート端子が反転回路１４の出力端子に接続されている。 - 特許庁

By a selection signal SELECT, the transistor Q4 is turned on and outputs an output current I_out in the state that the transistor Q2 is turned on and initialize a node n1 level to a reference voltage V_DD, and the transistor Q4 is turned on and outputs an output current I_out in the state that the transistor Q2 is turned off.例文帳に追加

選択信号SELECTによりトランジスタQ2をオンしてノードｎ１のレベルを基準電圧V_DDに初期化した状態でトランジスタQ4をオンして出力電流Ioutを出力し、トランジスタQ2をオフした状態でトランジスタQ4をオンして出力電流Ioutを出力する。 - 特許庁

In order to efficiently recover data buffered by a source node B, a new reference is introduced for UE that generates a status report about a PDU as soon as possible following notification about the changing of a cell which is indicated by an RRC procedure.例文帳に追加

ソースノードＢによってバッファされたデータをより効率的に回復するために、ＲＲＣ手順によって示されたセル変更の通知に引き続いて、可能な限り早急にＰＤＵの状況レポートを生成するＵＥ向けに、新しい基準が導入される。 - 特許庁

This constant voltage generation circuit is provided with a reference current source circuit 10B, a diode DX, an amplifier circuit AMP for amplifying a voltage at both terminals of the diode DX and outputting the voltage VCS and a current control circuit 20 for controlling a current flowing to a node N1.例文帳に追加

定電圧発生回路は、基準電流源回路１０Ｂと、ダイオードＤＸと、ダイオードＤＸの両端の電圧を増幅して電圧Ｖ_CSを出力する増幅回路ＡＭＰと、ノードＮ１に流れる電流を制御する電流制御回路２０とを有する。 - 特許庁

The node N4 of a midpoint of a resistor 25 connected between complementary output nodes of an amplifier section 20A is connected to a non-inverting input terminal of an operational amplifier 30, and a reference voltage Vcm is given to the inverting input terminal of the operational amplifier 30.例文帳に追加

増幅部２０Ａの相補的な出力ノード間に接続された抵抗２５の中点のノードＮ４を演算増幅器３０の正相入力端子に接続し、この演算増幅器３０の逆相入力端子には基準電圧Ｖｃｍを与える。 - 特許庁

This synchronous rectification period adjustment circuit 40 includes: a comparator 41 which compares a node voltage VLX between a main side transistor and a synchronization side transistor with a first reference voltage Vr1; and one-shot circuits 47 and 48 which output control signals S8 and S9 in accordance with the comparison result with a comparator 42 which compares the voltage VLX with a second reference voltage Vr2.例文帳に追加

この同期整流期間調整回路４０は、メイン側のトランジスタと同期側のトランジスタとの間のノードの電圧ＶＬＸと第１基準電圧Ｖｒ１とを比較する比較器４１と、電圧ＶＬＸと第２基準電圧Ｖｒ２とを比較する比較器４２との比較結果に応じて制御信号Ｓ８，Ｓ９を出力するワンショット回路４７，４８とを含む。 - 特許庁

The current limit means 22 controls the potential Vn1 of the first node N1 to reduce a current Idr flowing through the first insulated gate field effect transistor 13 when the potential difference ΔV between the voltage input terminal 11 and the voltage output terminal 12 is larger than a reference value.例文帳に追加

電流制限手段２２は、電圧入力端子１１と電圧出力端子１２間の電位差ΔＶが基準値より大きいときに、第１絶縁ゲート電界効果トランジスタ１３に流れる電流Ｉｄｒを低減するように第１ノードＮ１の電位Ｖｎ１を制御する。 - 特許庁

The gradation voltage generating circuit 4A includes a gradation resistor group, having a plurality of resistors R connected in series through a node N and a voltage follower 43, having an output terminal connected to one end of the gradation resistor group and supplying a reference supply voltage to the gradation resistor group.例文帳に追加

本発明による階調電圧発生回路４Ａは、ノードＮを介して直列接続された複数の抵抗Ｒを備える階調抵抗群と、出力端が階調抵抗群の一端に接続され、階調抵抗群に基準供給電圧を供給する電圧フォロワ４３とを具備する。 - 特許庁

The semiconductor integrated circuit 30 is basically provided with a comparing part 31 for comparing a prescribed voltage with a reference voltage, an internal voltage generation part 32 for generating the internal voltage based on an output from the comparing part 31, and a resistance division part 38 for dividing an internal voltage node 37 into the prescribed voltage by resistance division.例文帳に追加

所定電圧を基準電圧と比較する比較部３１と、この比較部３１の出力に基づき内部電圧を生成する内部電圧生成部３２と、内部電圧ノード３７を抵抗分割により前記所定電圧に分圧する抵抗分割部３８と、を基本的に備えている。 - 特許庁

When the threshold of the NMOS transistor 23 becomes high due to the PTV variation, the threshold of an NMOS transistor 37 becomes high as well, the capacity of the NMOS transistor 37 declines as well, the reference voltage VREF1 declines, the voltage of the node 26 declines, and an L side output voltage VOL declines.例文帳に追加

ＰＴＶばらつきによりＮＭＯＳトランジスタ２３のしきい値が高くなると、ＮＭＯＳトランジスタ３７のしきい値も高くなり、ＮＭＯＳトランジスタ３７の能力も下がり、基準電圧ＶＲＥＦ１が低下し、ノード２６の電圧が低下し、Ｌ側出力電圧ＶＯＬが低下する。 - 特許庁

A program sense latch circuit PSL compares a threshold of a memory cell transistor detected through a bit line BL with a reference potential VR in verify-operation, changes a potential of the node NN3 in accordance with that a threshold becomes a value corresponding to multi value data, and indicates outputting a write blocking potential.例文帳に追加

一方、プログラムセンスラッチ回路ＰＳＬは、ベリファイ動作において、ビット線ＢＬを介して検知されるメモリセルトランジスタのしきい値と、参照電位ＶＲとを比較し、しきい値が多値データに対応する値となるのに応じて、ノードＮＮ３の電位を変更して、書込み阻止電位の出力を指示する。 - 特許庁

While referring to a hierarchical index 13, in which the hierarchical relation of respective document components in each structured document as a retrieval object is expressed in the tree structure with meta-components as one node, through a hierarchical index reference part 18, an inquiry converting part 17 converts the inquiry tree to a Boolean expression.例文帳に追加

問い合わせ変換部17は，階層インデックス参照部18を通して，検索対象の個々の構造化文書の各文書部品の階層関係を，メタ部品を１ノードとする木構造で表現した階層インデックス13を参照し，問い合わせ木をブーリアン式に変換する。 - 特許庁

When data stored in a memory cell is read out, this feedback circuit 200A-0 feeds back an output of the differential sense amplifier 150A-0 to an input node NIN of the differential sense amplifier 150A-0 temporarily, and equalizes a data signal VDA-0 to a reference signal VREF temporarily.例文帳に追加

この帰還回路２００Ａ−０は、メモリセルに記憶されたデータを読み出す際に、差動型センスアンプ１５０Ａ−０の入力ノードＮＩＮに差動型センスアンプ１５０Ａ−０の出力を一時的に帰還させ、データ信号ＶＤＡ−０を参照信号ＶＲＥＦと一時的に等しくする。 - 特許庁

The step-down circuit 120 is provided with: a comparison circuit 122 which compares a reference voltage VREF with a voltage VINT on the internal power supply line; and a driver 128 which adjusts currents flowing between the internal power supply line and a power supply node 130 according to the result of the comparison in the comparison circuit 122.例文帳に追加

降圧回路１２０は、基準電圧ＶＲＥＦと、内部電源線上の電圧ＶＩＮＴを比較する比較回路１２２と、比較回路１２２の比較結果に応じて、内部電源線と電源ノード１３０間を流れる電流を調整するドライバ１２８を備える。 - 特許庁

The speech recognition grammar generating device uses a GUI (graphical user interface) to display a rule name as the left side of a rule definition and a word and a rule reference of the right side of the rule definition as nodes, and the node of the left side and the nodes of the right side are connected by a link.例文帳に追加

音声認識文法作成装置においては、ＧＵＩ（グラフィカルユーザインタフェース）を用いて、ルール定義の左辺であるルール名と、ルール定義の右辺における単語およびルール参照とがノードとして表示され、左辺のノードと右辺のノードとの間をリンクで接続される。 - 特許庁

A tree becoming the distribution route of content is built up by sequentially selecting the path between nodes and the destination node of distribution with reference to the upper limit of the number of fan-out thus calculated and the capacity of throughput between nodes, and a plurality of trees are built up using the remaining throughput by similar procedure.例文帳に追加

そして、この算出したファンアウト数上限値と、ノード間のスループットの大きさとを基準にしてノード間のパスと配信先ノードを順次選択することでコンテンツの配信経路となるツリーを構築し、更に残余スループットを使って同様の手順で複数のツリーを構築する。 - 特許庁

A first network display processing part 32 arrangement-displays the element information designated by the search designation part 28 as an element node, and displays a first network in which the two element nodes having the common attribute information are connected with each other by an edge by reference to the relevance information.例文帳に追加

第１ネットワーク表示処理部３２は検索指定部２８で指定された要素情報を要素ノードとして配置表示し、関連性情報の参照により共通の属性情報を持つ２つの要素ノードの間をエッジで接続した第１ネットワークを表示する。 - 特許庁

When a drive command signal changes from an H level to an L level, transistors Q18, Q17 are turned on and a voltage Vn2 at a node n2 having increased up to a boosting voltage Vcp is decreased to a Zener voltage Vz of a Zener diode D11 by using a level VL of a load terminal 20 as a reference level.例文帳に追加

駆動指令信号ＳａがＨからＬに変化すると、トランジスタＱ１８、Ｑ１７がオンとなり、昇圧電圧Ｖcpにまで上昇していたノードｎ２の電圧Ｖn2は、負荷端子２０の電位ＶL を基準電位としてツェナーダイオードＤ１１のツェナー電圧Ｖｚにまで低下する。 - 特許庁

Upon receipt of a printing request, whether the data concerned is printable or not in reference to a brake key data node to which a user's access is permitted of the print control file, and if printable, printing of the data is executed.例文帳に追加

ブレイクキーデータをノードとするツリー形式でデータ毎のアクセス権を管理する印刷制御ファイルを保持し、印刷要求があると、前記印刷制御ファイル中のユーザがアクセス許可されているブレイクキーデータノードを参照して印刷可・不可を判定し、印刷可であれば印刷を実行する。 - 特許庁

To provide a wireless network time synchronizing method, by which a time synchronization can be established with operations in autonomously distributed manner, without each node receiving a reference time from an outside, and without requiring a network topology in a multi-hop wireless network, in which a plurality of nodes are arranged in distributed manner.例文帳に追加

複数のノードが分散配置されたマルチホップ無線ネットワークにおいて、各ノードが基準時刻を外部から受信することなく、かつネットワークトポロジを必要とすることなく、自律分散的に動作しながら時刻同期を確立することのできる無線ネットワークの時刻同期方法を提供する。 - 特許庁

Another terminal of a capacitor 12A for storing an analog input voltage AI given to an internal node NI via a switch 1 is connected to a midpoint of a resistance voltage divider 13 for generating a plurality of reference levels for comparison purpose connected between a power level VDD and a ground level GND.例文帳に追加

スイッチ１１を介して内部ノードＮＩに与えられるアナログ入力電圧ＡＩを保持するキャパシタ１２Ａの他端を、電源電位ＶＤＤと接地電位ＧＮＤの間に接続されて比較用の複数の基準電位を生成する抵抗分圧器１３の中点に接続する。 - 特許庁

Each of cycle time information is transmitted from a reference node connected to one of a plurality of sub-networks to cycle masters of all other sub-networks at repetitively occurring time intervals and the masters of all other sub-networks adjust their respective cycle times, based on the cycle time information.例文帳に追加

複数のサブネットワークのうちの１つのサブネットワークに接続された基準ノードから他の全てのサブネットワークのサイクルマスタに各サイクルタイム情報を繰返し発生する時刻において送信し、他の全てのサブネットワークのサイクルマスタにおいて、それぞのれサイクルタイムをサイクルタイム情報に基づいて調整する。 - 特許庁

A set voltage selection circuit 102 receives the supply voltage Vdd and the reference voltage Vb generated by the constant voltage generation circuit 101, and selects one of the supply voltage Vdd and the reference voltage Vb according to the logic level of a transmission data signal T1, so as to output it to an output node Nout as a set voltage V102 for setting the amplitude level of a modulation signal T2.例文帳に追加

設定電圧選択回路１０２は、電源電圧Ｖｄｄおよび定電圧生成回路１０１によって生成された基準電圧Ｖｂを受け、送信データ信号Ｔ１の論理レベルに応じて電源電圧Ｖｄｄおよび基準電圧Ｖｂのいずれか一方を選択し、変調信号Ｔ２の振幅レベルを設定するための設定電圧Ｖ１０２として出力ノードＮｏｕｔに出力する。 - 特許庁

However, since difference (=Vs-Vp) between the substrate potential Vs and the reference potential Vp is set being almost equal to open voltage Voc of the molecule battery 11 and a potential of the node S is converged surely to the open voltage Voc seeing from plate wiring PL, the S/N ratio during read-out of data can be improved.例文帳に追加

しかし、基板電位Ｖｓと基準電位Ｖｐとの差（＝Ｖｓ−Ｖｐ）が分子電池１１の開放電圧Ｖｏｃとほぼ等しく設定されており、ノードＳの電位は、プレート配線ＰＬから見て必ず開放電圧Ｖｏｃに収束することから、データの読み出し時におけるＳ／Ｎ比を高めることが可能となる。 - 特許庁

The feedback path includes first and second capacitors (+C_REF) and (-C_REF) having first plates coupled electrically in common at a common plate node and switching circuitry (310a-310d) for sampling selected reference voltages onto second plates of the capacitors during a sampling phase.例文帳に追加

この帰還経路は、共通のプレートノードにおいて電気的に共通して結合された第一プレートを有する第一コンデンサ（＋Ｃ_ＲＥＦ）および第二コンデンサ（−Ｃ_ＲＥＦ）と、標本化位相中に選択された基準電圧をコンデンサの第二プレート上に標本化するためのスイッチング回路（３１０ａ〜３１０ｄ）とを含む。 - 特許庁

To handle a sudden increase in current consumed by peripheral circuits in a step-down power supply device which reduces external power voltage (VCC) supplied from the outside to internal power voltage (VDD) equal to reference voltage, and supplies the internal supply voltage (VDD) to a load (305) via a step-down voltage node.例文帳に追加

外部から供給される外部電源電圧（ＶＣＣ）を基準電圧に等しい内部電源電圧（ＶＤＤ）に降圧し、該内部電源電圧（ＶＤＤ）を降圧電圧ノードを介して負荷（３０５）に供給する降圧電源装置において、周辺回路の急激な消費電流の増加に対処する。 - 特許庁

Whether overlapping bits are present is determined by using bit strings of predicted arrival time zones and bit strings of regulated time zones, to determine whether each node and each link on the map data are passable, and an optimum route between two points reflecting the time regulation is searched by using the map data in reference to the determination result.例文帳に追加

そして、予想到達時間帯のビット列と、規制時間帯のビット列とを用いて、重複するビットがあるかどうかを判断して、地図データ上の各ノードおよび各リンクが通行可能か否かを判定し、当該判定結果を参照しながら、地図データを用いて時間規制を反映した２地点間の最適経路を探索する。 - 特許庁

A communication node includes a holding circuit for holding data showing whether there is a frame following a first frame output to the bus, and a control circuit for determining whether to output a second frame to the bus with reference to the data held by the holding circuit at the time of outputting the second frame after the transmission of the first frame is complete.例文帳に追加

通信ノードが、バスに出力された第１のフレームに連続するフレームがあるか否かを示すデータを保持する保持回路と、第１のフレームの送信終了後に第２のフレームを出力するとき、保持回路に保持されたデータを参照して第２のフレームをバスに出力するか否かを決定する制御回路を備える。 - 特許庁

A common bias part 11 is composed of a serial circuit wherein an incorporated resistor R1 and an external resistor Rext are serially connected, and an operational amplifier OP 1 wherein a reference voltage Vref is inputted to a first input terminal, a second input terminal is connected to a node Vr1, and an output terminal is connected to the serial circuit.例文帳に追加

共通バイアス部１１は、内蔵抵抗Ｒ１と外部抵抗Ｒｅｘｔが直列接続される直列回路と、第１入力端子に基準電圧Ｖｒｅｆが入力され、第２入力端子がノードＶｒ１に接続され、出力端子が直列回路に接続されるオペアンプＯＰ１とから構成される。 - 特許庁

As a result, the drain potential of the PMOS-transistor 34 of the start-up circuit 30a becomes about 1.5 V, so that the NMOS transistor 33 whose Vt is relatively low can be applied, it is certainly turned on before an output node N1 reaches a reference potential, and the start-up circuit 30a operates stably.例文帳に追加

この結果、スタートアップ回路３０ａのＰＭＯＳトランジスタ３４のドレイン電位は１．５Ｖ程度となるため、ＮＭＯＳトランジスタ３３のＶｔが比較的低いトランジスタを適用でき、さらに出力ノードＮ１が基準電位に達するまでには確実にオン状態となり、スタートアップ回路３０ａは安定して動作する。 - 特許庁

The input buffer circuit is provided with a differential amplifier 21 that generates an output signal to an output node in response to an input signal and a reference voltage, a current supply means 23 to reduce a leading time of the output signal of the differential amplifier 21, and a current discharge means 25 that reduces a trailing time of the output signal of the differential amplifier 21.例文帳に追加

入力信号と基準電圧に応答して出力ノードに出力信号を発生する差動増幅器と、差動増幅器の出力信号の立上り時間を縮めるための電流供給手段と、差動増幅器の出力信号の立下り時間を縮めるための電流排出手段とを具備する。 - 特許庁

The total power consumption for the circuit can be reduced because the active elements are inserted between plural output nodes of which required voltage balance are predetermined, and by controlling the conductance of the elements, the required reference voltage is supplied to each node.例文帳に追加

要求される電圧の高低関係があらかじめ決まっている複数の出力ノード間にアクティブ素子を挿入し、これらの素子のコンダクタンスを制御することによって、各ノードに必要な基準電圧を供給するように構成されているので、回路全体の消費電力を低減することができる。 - 特許庁

The feedback path includes a first capacitor (+C_REF) and a second capacitor (-C_REF), having first plates coupled electrically, in common at a common plate node and switching circuitry (310a-310d) for sampling selected reference voltages onto the second plates of the capacitors during sampling phase.例文帳に追加

この帰還経路は、共通のプレートノードにおいて電気的に共通して結合された第一プレートを有する第一コンデンサ（＋Ｃ_ＲＥＦ）および第二コンデンサ（−Ｃ_ＲＥＦ）と、標本化位相中に選択された基準電圧をコンデンサの第二プレート上に標本化するためのスイッチング回路（３１０ａ〜３１０ｄ）とを含む。 - 特許庁

The preamplifier circuit is provided with a FET 57 whose source electrode connects to an output terminal 205, whose gate electrode connects to a node 208 and whose drain electrode connects to a complementary output terminal 204 of a differential amplifier circuit that receives an output signal of a 1st stage inverting amplifier circuit and uses an output of an integration circuit averaging the input signal for a reference signal.例文帳に追加

初段反転増幅回路の出力信号を入力とし、その信号を平均化した積分回路の出力を参照信号として用いる差動増幅回路の相補出力端子204 にドレイン電極が、出力端子205 にソース電極が、節点208 にゲート電極が夫々接続されたＦＥＴ57を設ける。 - 特許庁

Even when the DC components and amplitude of an output signal Vout outputted from a differential amplifier circuit 50 fluctuate due to the fluctuation of the DC components and amplitude of an input signal Vin, the DC components and amplitude are made close to a reference potential to be generated in a node A3 by the connecting circuit 30, and outputted.例文帳に追加

入力信号Ｖｉｎの直流成分および振幅の変動により差動増幅回路５０から出力された出力信号Ｖｏｕｔの直流成分および振幅が変動した場合でも、その直流成分および振幅は結合回路３０にてノードＡ３にかかる基準電位に近づけられて出力される。 - 特許庁

The layout apparatus extracts each of a first pattern graphic and a second pattern graphic forming the same node from the graphic of the respective two layers, extracts an AND graphic in which the first pattern graphic and the second pattern graphic are ANDed, and generates a contact via in a prescribed shape according to a prescribed inclusion reference inside the AND graphic.例文帳に追加

レイアウト装置は、各２つの層の図形データから同一ノードを形成する第１パターン図形及び第２パターン図形をそれぞれ抽出し、第１パターン図形及び第２パターン図形を論理積処理した論理積図形を抽出し、論理積図形内に、所定の内包基準に従って所定形状のコンタクトビアを生成する。 - 特許庁