「reference node」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To realize high bits of data by preventing influence on conversion errors due to a noise on a reference node or the comparison accuracy of a comparator, in an imaging device equipped with an A/D converter.例文帳に追加

ＡＤ変換器を備えた撮像装置において、リファレンスノードに載るノイズや比較器の比較精度などを原因とする変換誤差の影響を防止して、データの高ビット化を図ることができるようにする。 - 特許庁

When a link to be connected is changed, the MN acquires a data link layer address of an AR existing on the link after the change (A05)and detects a default router on the basis of the address with reference to the access node list (A06).例文帳に追加

ＭＮが、接続するリンクを変更すると、変更後リンク上に存在するＡＲのデータリンク層アドレスを取得し(A05)、当該アドレスからアクセスノードリストを参照してデフォルトルータを検出する(A06)。 - 特許庁

At the time of a normal operation, the coordinate value of a reference node point is extracted from the operation data of the user and the other, and the operation data of the other are converted so that the both coordinate values can be made equal (a step S6).例文帳に追加

通常動作時に使用者と他者の動作データから基準関節点の座標値を抽出し、両座標値が同じ値となるように他者の動作データを変換する（ステップＳ６）。 - 特許庁

Since the output node is set forcibly to the reference potential, when the logic operation part does not perform logic operation, leakage of current can be suppressed and the power consumption can be reduced.例文帳に追加

論理演算部が論理演算を行わないときには設定部により出力ノードを強制的に基準電位にするので、電流リークを減少させ、消費電力を低減させることができる。 - 特許庁

A forward bias diode is connected between the capacitor output node and high voltage reference and enters reverse bias during overshoot duration swinging the driver output voltage above supply voltage.例文帳に追加

順方向バイアスダイオードがキャパシタ出力ノードと高電圧基準との間に接続されており、且つオーバーシュート期間の期間中逆バイアスに入りドライバ出力電圧を供給電圧上方へスイングさせる。 - 特許庁

A PWM comparator 70 generates a pulse for controlling the output voltage based on the output from an error amplifier 66 of the difference between the voltage at node Na and the voltage of a reference voltage source 68.例文帳に追加

ＰＷＭコンパレータ７０は、ノードＮａの電圧と基準電圧源６８の電圧との差についての誤差増幅器６６による出力に基づき、出力電圧を制御するパルスを生成する。 - 特許庁

Therefore, even when a boosting potential VPP exceeds pulsatively the reference potential VR near an output node of a charge pump circuit 52, it can be prevented that the charge pump circuit 52 is stopped temporarily.例文帳に追加

したがって、チャージポンプ回路５２の出力ノードの近傍で昇圧電位ＶＰＰがパルス的に基準電位ＶＲを超える場合でも、チャージポンプ回路５２が一時的に停止するのを防止することができる。 - 特許庁

A comparator circuit (490) is activated in response to a clock signal (ϕck) which stipulates an internal signal output timing and compares the voltage on the first power source node (300) with reference voltage (Vref).例文帳に追加

比較回路（４９０）は、内部信号出力タイミングを規定するクロック信号（φｃｋ）に応答して活性化されて、第１の電源ノード（３００）上の電圧と基準電圧（Ｖｒｅｆ）とを比較する。 - 特許庁

The 2nd variable impedance circuit 72 of the reference voltage generation circuit 48 varies the 2nd impedance value (resistance value) between the k-th (1≤j<k≤i, k: an integer) dividing node and the 2nd power supply line.例文帳に追加

基準電圧発生回路４８の第２のインピーダンス可変回路７２は、第ｋ（１≦ｊ＜ｋ≦ｉ、ｋは整数）の分割ノードと第２の電源線との間の第２のインピーダンス値（抵抗値）を変化させる。 - 特許庁

When data are transmitted from two or more slave nodes 3 to one master node 1 through a serial bus 4, the phase of clock signals embedded in serial data is previously synchronized with that of the reference clock signals of the master node 1, whereby the overhead of resynchronization can be prevented from occurring even if the slave nodes 3 are switched.例文帳に追加

シリアルバス４を介して複数のスレーブノード３から１つのマスターノード１へのデータ伝送する際、シリアルデータに埋め込まれるクロック信号の位相を予めマスターノード１側の基準クロック信号に合わせることにより、スレーブノード３が切り換わっても再同期のオーバーヘッドが生じないようになる。 - 特許庁

To provide an optical amplifier whose optical output cannot be saturated, even when the input level of a reference wavelength becomes abnormal and that can analyze a cause to the abnormity by transmitting monitor information from a subordinate node to a host node, when applying the optical amplifier to an optical network.例文帳に追加

基準波長の入力レベルが異常となった場合においても、光増幅器の光出力を飽和させないようにすることができ、さらに、光ネットワークに適用した場合に、下位ノードから上位ノードへ監視情報を送信することで原因を解析することができる光増幅器を提供する。 - 特許庁

In addition, when the unmanned car pivots on the node, the unmanned car computes all possible virtual guided lines which may be generated from the node and computes each angle constituted by these virtual guided lines and the oriental vectors of the unmanned car to set the virtual guided line with the smallest angle out of these angles as a new reference guided line.例文帳に追加

また、無人車がノード上で旋回した際には、当該ノードから生成可能な全ての仮想誘導線を算出し、且つ、これらの仮想誘導線と無人車の方位ベクトルとの成す角度を算出して、これらのうち最も角度が小さい仮想誘導線を新たな参照誘導線として設定する。 - 特許庁

This cell is a content addressable memory (CAM cell), this CAM cell comprises a memory cell connected between a first node and a second node, a first data line transmitting a first data signal, a second data line transmitting a second data signal, and first and second switching devices connected between a match line and reference voltage in series and successively.例文帳に追加

コンテント・アドレッセブル・メモリ（ＣＡＭセル）であって、このＣＡＭセルは、第１及び第２ノードの間に連結されたメモリセル、第１データ信号を伝達する第１データライン、第２データ信号を伝達する第２データライン、そしてマッチラインと基準電圧との間に直列に順次に連結された第１及び第２スイッチングデバイスを含む。 - 特許庁

Each node existing in front of a vehicle is detected, the angle dθ between a segment L_n-1 and a segment L_n before and after a reference node being one of the detected nodes is calculated (S330), and the angle dθ is corrected on the basis of the length of the segment L_n-1 and the length of the segment L_n (S340).例文帳に追加

車両の前方に存在する各ノードを検出し、その検出したノードのうちの一つである基準ノードの前後にあるセグメントＬ_ｎ−１およびセグメントＬ_ｎとの間の角度ｄθを算出し（Ｓ３３０）、この角度ｄθをセグメントＬ_ｎ−１の長さおよびセグメントＬ_ｎの長さに基づいて補正する（Ｓ３４０）。 - 特許庁

The reference potential generating circuit 200 includes a potential generating section 210 activated in response to an enable signal EN and a potential generating section 220 activated regardless of the enable signal EN, and an output node of the potential generating section 210 and an output node of the potential generating section 220 are commonly connected to the comparator circuit 151.例文帳に追加

基準電位生成回路２００は、イネーブル信号ＥＮに応答して活性化される電位発生部２１０と、イネーブル信号ＥＮに関わらず活性化される電位発生部２２０とを含み、電位発生部２１０の出力ノードと電位発生部２２０の出力ノードが比較回路１５１に共通接続されている。 - 特許庁

A TR P2 sets a base voltage of a TR Q2 in response to a signal of an output node ND1 of a differential circuit so as to set an emitter voltage of the TR Q2 to have nearly the same level as a reference voltage Vref.例文帳に追加

トランジスタＰ２により差動回路の出力ノードＮＤ１の信号に応じてトランジスタＱ２のベース電圧を設定し、トランジスタＱ２のエミッタ電圧をほぼ基準電圧Ｖ_ref と同レベルに設定する。 - 特許庁

A self-diagnosis circuit 15, which is composed of a series circuit of a switch circuit SW and a capacitor C1, is disposed between a reference potential section (ground) and a connection node, where the piezoelectric vibrator Sb is connected with a resistor RLb through which the current flows.例文帳に追加

圧電振動子Ｓｂとその電流が流れる抵抗ＲＬｂとの接続点と、基準電位部（接地）との間に、スイッチ回路ＳＷとキャパシタＣ１の直列回路からなる自己診断回路１５を設ける。 - 特許庁

The active termination circuit also has a top clamping transistor 332 coupled to a second potential having a top clamping transistor control node arranged for clamping a signal at about a second reference voltage.例文帳に追加

その能動終端回路は、さらに、信号を第２の参照電圧付近にクランプするよう構成された上側クランプトランジスタ制御ノードを有する第２の電位に接続された上側クランプトランジスタ３３２を備える。 - 特許庁

In step 5, a bend mode, a tension mode or a bend/tension mode is set as a deformation mode of a node 6, with a calculated angle α as the angle formed by the reference vector ν1 and the displacement vector ν2.例文帳に追加

つぎに、ステップ５では、基準ベクトルν1と変位ベクトルν2とのなす角度αに基づいて、その角度αを算出したノード６の変形モードとして、「曲げモード」、「引張モード」、または、「曲げ／引張モード」が設定される。 - 特許庁

Additionally, the reference node is adapted to determine RF noise level at a plurality of locations within the process control environment at a plurality of times and to adjust the RF power settings based on the determined RF noise levels.例文帳に追加

更に参照基準ノードは、プロセス制御環境内の複数位置でのＲＦノイズレベルを複数回決定し、決定されたＲＦノイズレベルに基づいてＲＦ電力設定を調節するように適応されている。 - 特許庁

A voltage V2 obtained by dividing the resistance of an input voltage is compared with a reference voltage V1 obtained by a circuit composed of a resistor R3 and diodes D1 and D2 by a comparator circuit and is outputted to a node N3.例文帳に追加

入力電圧を抵抗分割して得られる電圧Ｖ２と、抵抗Ｒ３とダイオードＤ１，Ｄ２とで構成された回路で得られる基準電圧Ｖ１とを比較回路で比較してノードＮ３に出力する。 - 特許庁

To an operational amplifier, a first reference voltage to be supplied from the outside and a node electric potential between the ninth transistor and the resistance element are input, and the output signal of the operation amplifier is input to the first and seventh transistors.例文帳に追加

オペアンプには、外部から供給される第１のリファレンス電圧と、第９のトランジスタと抵抗素子との間のノードの電位とが入力され、オペアンプの出力信号が、第１、第７のトランジスタに入力される。 - 特許庁

A frequency reuse pattern 510 is generated by applying frequency shifts to reference signals transmitted from cells that provide coverage for a Node B based on cell IDs or cell group IDs for the cells.例文帳に追加

セルのセル・グループＩＤまたはセルＩＤに基づいて、周波数シフトを、ノードＢのカバレッジを提供するセルから送信された基準信号へ適用することによって、周波数再使用パターン５１０が生成される。 - 特許庁

A NAND circuit 340 operates inversion of a logic product of a node Q potential and a reference signal REF, and outputs an operation result through inverters 350, 360, 370 as a pulse signal.例文帳に追加

ＮＡＮＤ回路３４０は、ノードＱの電位と基準信号ＲＥＦとの論理積の反転を演算し、演算結果をインバータ３５０、３６０、および３７０を介してパルス信号３００ａとして出力する。 - 特許庁

A node 22-1 reads the device information 61-1-through the network 23, accesses the device control program 33-1-1 through the reference of the device control program 33-1-1 and controls the device 51-1.例文帳に追加

ノード２２−１は、ネットワーク２３を介して、デバイス情報６１−１−１を読み取り、デバイス制御プログラム３３−１−１の参照を介してデバイス制御プログラム３３−１−１にアクセスし、デバイス５１−１を制御する。 - 特許庁

Also, the DLL circuit is provided with a phase comparing circuit which inputs the reference clock signal from the first node, inputs the first internal clock signal from the second node, and outputs phase difference between the inputted reference clock signal and the inputted first internal clock signal, and a delay control circuit for outputting the delay control signal to the delay circuit based on the phase difference from the phase comparing circuit.例文帳に追加

また、ＤＬＬ回路は、前記第１のノードから前記基準クロック信号を入力し、前記第２のノードから前記第１の内部クロック信号を入力し、前記入力される基準クロック信号と前記入力される第１の内部クロック信号との位相差を出力する位相比較回路と、前記位相比較回路からの前記位相差に基づいて前記遅延制御信号を前記遅延回路に出力するための遅延制御回路とを具備する。 - 特許庁

In order that every optical frequency carriers in the photonic network come into optical frequency synchronous state each other, the photonic network node has optical frequency reference synchronized with a high precision clock that can be commonly used, and a light source provided to an optical communication device synchronizes with the optical frequency reference for functioning.例文帳に追加

フォトニックネットワーク内のいかなる光周波数キャリアも互いに光周波数同期状態にするために、広く共通に利用可能な高精度クロックに同期した光周波数基準をフォトニックネットワークノードが装置として備え、当該光周波数基準に光通信装置に備えられた光源が同期して機能させる。 - 特許庁

The CMOS image sensor comprises a current source for decreasing constant a voltage of a photo-diode node, a comparator for comparing the output of an amplifier end to a reference voltage and controlling the current source to reset a photo-diode, and a memory for storing a digital value of the reference voltage.例文帳に追加

ＣＭＯＳイメージセンサーのリセット動作時に発生するリセット雑音、検出回路の特性差により発生する固定パターン雑音、及び以前の映像信号の強度が出力信号に影響を与えるイメージラグなどをリセット電圧を制御することによって減少させ、高い信号対雑音比を得ることができる。 - 特許庁

The page buffer circuit includes a sense amplification unit, configured to compare a reference voltage with a bit line voltage changed, based on a program state of a selected memory cell connected to the bit line of a selected memory block and to amplify a sensing node based on a difference, and a plurality of latch circuits configured to latch program verification data according to the voltage level of the sensing node.例文帳に追加

基準電圧と、選択されたメモリブロックのビットラインに連結された選択されたメモリセルのプログラム状態によって変更されるビットライン電圧を比較し、その差によってセンシングノ−ドを増幅するセンシング増幅部と、前記センシングノ−ドの電圧レベルによってプログラム検証データをラッチする複数のラッチ回路と、を含む。 - 特許庁

Furthermore, a node X of the 1st cell 14 is connected to the output terminal U and a transistor 8 has a control terminal connected to a node X of the 1st cell 14, a 1st conduction terminal connected to an output terminal U, and a 2nd conduction terminal coupled with a 2nd voltage reference GND through a capacitor Cc.例文帳に追加

更に、第１のセル１４のノードＸを出力端子Ｕに接続すると共に、第１のセル１４のノードＸに接続された制御端子と、出力端子Ｕに接続された第１の導電端子と、キャパシタＣｃを通して第２の電圧基準ＧＮＤに連結された第２の導電端子とを有するトランジスタ８を備える。 - 特許庁

The control circuit is composed of a capacitor 30 connected between the control node and the reference node of the starting switches, a current source for charging the capacitor, and a voltage break-over switch 32 connected so as to receive the voltage of the capacitor, conducting a current when the voltage reaches a sufficient level and keeping the starting switches in a turned-off state.例文帳に追加

制御回路は、起動スイッチの制御ノード及び基準ノードの間に結合されるキャパシタ（３０）と、キャパシタを充電する電流源と、キャパシタの電圧を受取るように結合されていて、その電圧が十分なレベルに達したときに導電して、起動スイッチをターンオフの状態に保つ電圧ブレークオーバ・スイッチ（３２）で構成される。 - 特許庁

In the input buffer circuit 21, the threshold value changing circuit is activated at the time of a test mode, current quantity of the N channel MOS transistor 215 is increased, voltage of a node N1 is increased, and the reference voltage VREF is changed equivalently.例文帳に追加

入力バッファ回路２１は、テストモード時閾値変更回路が活性化され、ＮチャネルＭＯＳトランジスタ２１５の電流量を増加させてノードＮ１の電圧を増加させ、基準電圧ＶＲＥＦを等価的に変化させる。 - 特許庁

The comparator decides whether the distributed voltage of the output node reaches a reference voltage, and the control signal generator corresponds to the output signal from the comparator and the first control signal to output the second control signal.例文帳に追加

比較器は、出力ノード上の分配電圧が基準電圧に到達したかの成否を判別し、制御信号発生器は、比較器の出力信号及び第１の制御信号に応答して第２の制御信号を出力する。 - 特許庁

The clock selection unit selects one of a self-node clock whose priority order is previously set, an zero system clock, and a one-system clock as a reference clock resting on the basis of the received information concerning the priority order and the number of relay steps.例文帳に追加

そして、クロック選択部は、受信した優先順位情報および中継段数情報に基づいて、優先順位が予め設定されている自ノードクロック、０系クロック、１系クロックのいずれかを基準クロックとして選択する。 - 特許庁

A control signal FX supplied from the regulator 21 of the reference voltage generation circuit 20 is supplied to the gate electrode of a transistor T20 of the pre-charge circuit 16, and this transistor T20 prevents over pre-charge to a sense node N1.例文帳に追加

基準電圧発生回路２０のレギュレータ２１から供給される制御信号ＦＸがプリチャージ回路１６のトランジスタＴ２０のゲート電極に供給され、このトランジスタＴ２０はセンスノードＮ１へのオーバープリチャージを防止する。 - 特許庁

A first reference voltage supplied from the outside and a potential of a node between the ninth transistor and the tenth transistor are inputted to an operational amplifier, and an output signal of the operational amplifier is inputted to the first and seventh transistors.例文帳に追加

オペアンプには、外部から供給される第１のリファレンス電圧と、第９のトランジスタと第１０のトランジスタとの間のノードの電位とが入力され、オペアンプの出力信号が、第１、第７のトランジスタに入力される。 - 特許庁

In one embodiment, the active termination circuit has a bottom clamping transistor 320 coupled to a first potential having a bottom clamp transistor control node arranged for clamping a signal at about a first reference voltage.例文帳に追加

一実施形態では、その能動終端回路は、信号を第１の参照電圧付近にクランプするよう構成された下側クランプトランジスタ制御ノードを有する第１の電位に接続された下側クランプトランジスタ３２０を備える。 - 特許庁

The node 3 is provided with a transmitter 30, an event detection means 31, a counter 32, a reference timer referring means 33, a timer correcting means 34, a logout means 35 and a log file 36 and it is the same constitution in the nodes 4 and 5 as well.例文帳に追加

ノード３は、発信器３０と、事象検出手段３１と、カウンタ３２と、基準タイマ参照手段３３と、タイマ補正手段３４と、ログアウト手段３５と、ログファイル３６とを有し、ノード４，５においても同構成をとる。 - 特許庁

The morphing means executes a morphing operation so that each node of the mesh model described in the link data is located on the same vertex, the edge line or the plane even in the design shape after the design change with reference to the link data.例文帳に追加

モーフィング手段は、リンクデータを参照し、リンクデータに記述されているメッシュモデルの各節点が、設計変更後の設計形状においても同一の頂点、稜線、又は面上に位置するように、モーフィング操作を実行する。 - 特許庁

The reference voltage circuit comprises a plurality of switching elements 60 connected to a reference node Vref, a voltage divider 95 supplying different voltages to each switching element 60 and a start-up means (a digital circuit 1130) starting up selectively the switching elements 60 in response to a single control signal 1140 supplied to the whole of the switching element 60.例文帳に追加

基準ノードＶｒｅｆに接続された複数のスイッチング素子６０と、各スイッチング素子６０に異なる電圧を供給する分圧器９５と、スイッチング素子６０の全てに供給された単一の制御信号１１４０に応答して、スイッチング素子６０を選択的に起動するための起動手段（ディジタル回路１１３０）とを備える。 - 特許庁

When a high-level interface part 24 receives a file operation request by a directory name and a user use file name, a path retrieval part 5 obtains a data file name corresponding to the user use file name in reference to the i-node file and the directory file.例文帳に追加

高レベルインタフェース部２４が、ディレクトリ名及びユーザ利用ファイル名によるファイル操作要求を受信した場合、パス検索部５は、ｉノードファイル、及び、ディレクトリファイルを参照して、ユーザ利用ファイル名に対応したデータファイル名を取得する。 - 特許庁

In response to activation of a 2nd scanning line 6, a potential- applying circuit 31 electrically connects either of a write reference potential supply line 7 or a common potential supply line 8, according to the potential of the node N1 to a pixel electrode Npx.例文帳に追加

電位印加回路３１は、第２の走査線６の活性化に応答して、書込基準電位供給線７と共通電位供給線８のうちの、ノードＮ１の電位に応じた一方を画素電極Ｎｐｘと電気的に結合する。 - 特許庁

To provide a method for shaping PSD (Power Spectrum Density) of an FTTN (Fiber-To-The-Node) downstream signal from a disturber source to achieve spectral compatibility at an FTTN downstream victim with a downstream PSD from a reference source.例文帳に追加

基準ソースからの下りＰＳＤ（パワースペクトル密度）とのスペクトル適合性をＦＴＴＮ（ファイバ・トゥ・ザ・ノード）ダウンストリームビクティムにおいて達成するためにディスターバソースからのＦＴＴＮ下り信号のＰＳＤを形成する方法が提供される。 - 特許庁

A proper voltage range on the high voltage side is computed based on the width of voltage drop at the node and the reference tap voltage, and it is determined whether the delivery voltage is within the proper voltage range and the result of the determination is recorded (S206).例文帳に追加

当該ノードの電圧降下幅及び当該基準タップ電圧に基づいて、高圧側の適正電圧範囲を計算し、当該送出し電圧が適正電圧範囲に含まれるか否かを判定し、判定結果を記録する（Ｓ２０６）。 - 特許庁

Furthermore, the distance S(m) between the extreme point A of the segment L_n and the extreme point B of the segment L_n rotated toward a segment which is obtained as the extension of the segment L_n-1 only by a corrected angle dθ_1 with the reference node as the center is calculated (S350).例文帳に追加

さらに、セグメントＬ_ｎの端点Ａと、基準ノードを中心にして補正後の角度ｄθ_１だけセグメントＬ_ｎ−１を延長した線分の方へ回転させたセグメントＬ_ｎの端点Ｂとの間の距離Ｓ（ｍ）を算出する（Ｓ３５０）。 - 特許庁