「reset hold」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

At the reset releasing time, the flip-flop 4 with LOAD/HOLD holds input data, and a test mode setting signal TESTMODE[7:0] is set.例文帳に追加

リセット解除時、LOAD/HOLD付きフリップフロップ４は、入力データをホールドし、テストモード設定信号TESTMODE[7:0]が設定される。 - 特許庁

An ordinary external input terminal 1 is used in common for a test mode setting terminal, and a flip-flop 4 with LOAD/HOLD for controlling LOAD/HOLD operation by a reset signal RST is provided.例文帳に追加

通常外部入力端子１をテストモード設定用端子と共用し、リセット信号ＲＳＴにてLOAD/HOLD動作の制御が行われるLOAD/HOLD付きフリップフロップ４を設ける。 - 特許庁

To provide a CPU control circuit for selectively outputting a hold signal used to set a CPU to a hold mode at interruption of power and a reset signal used to reset the CPU at application of power.例文帳に追加

電源のオフ時にＣＰＵを保持モードにするホールド信号と、電源オン時にＣＰＵをリセットするリセット信号を選択的に出力するＣＰＵ制御回路を提供すること。 - 特許庁

A write operation is performed on the nonvolatile hold invalidated area in the storage areas according to a reset signal indicative of a reset state, thereby erasing data in the nonvolatile hold invalidated area.例文帳に追加

リセット状態を示すリセット信号により、上記記憶領域のうち上記不揮発性保持無効化領域に対してライト動作を行うことで、上記不揮発性保持無効化領域のデータを消去する。 - 特許庁

During from this time to detection of transition of the next address by the reset control section 20, all reset transistors 2 hold an activation state, and reset bit lines BL0-BLn and dummy bit lines BLG.例文帳に追加

このときから、リセット制御部２０が次のアドレスの遷移を検出するまでの間、すべてのリセットトランジスタ２は活性化状態を保ち、ビット線ＢＬ０〜ＢＬｎ及びダミービット線ＢＬＧのリセットを行う。 - 特許庁

Therefore, the hold capacitor C is reset for the first time and the hold voltage is discharged at the point of time when the increment in hold voltage of the hold capacitor C accompanying input of an input signal Vin becomes equal to or less than the predetermined threshold suitable to saturation determination on the hold voltage.例文帳に追加

よって、入力信号Ｖｉｎの入力に伴うホールドコンデンサＣのホールド電圧の増加量が、ホールド電圧の飽和判断に適した所定のしきい値以下になった時点で、初めてホールドコンデンサＣをリセットしてホールド電圧を放電させる。 - 特許庁

The insulation diagnostic apparatus which diagnoses the insulation deterioration of a nongrounded power distribution system is provided with a processing part to which a zero-phase voltage and a line-to-line voltage are input, which has a PEAK-HOLD processing part, a PEAK-HOLD reset processing part and a phase-region detection processing part and which calculates the intermittent arcing ground.例文帳に追加

非接地系配電系統の絶縁劣化を診断する絶縁診断装置において、零相電圧と線間電圧を入力とし、PEAK−HOLD処理部と、PEAK−HOLDリセット処理部と、位相領域検出処理部を有し、かつ間欠孤光地絡を算出する演算処理部を備える。 - 特許庁

The envelope of the input waveform is held in timing to zero crossing and reset when the input level exceeds a hold level.例文帳に追加

入力波形のエンベロープをゼロクロスのタイミングでホールドし、入力レベルがホールドレベルを超えたときホールドを解除する。 - 特許庁

An address hold circuit 2 initializes address data, in response to the second reset signal RST2X.例文帳に追加

そして、アドレス保持回路２では、第２リセット信号ＲＳＴ２Ｘに応じてアドレスデータが初期化される。 - 特許庁

To provide a semiconductor integrated circuit which can surely hold RAM data by preventing RAM data from being destructed due to an asynchronous reset.例文帳に追加

非同期リセットによるＲＡＭデータの破壊を防止して、ＲＡＭデータの保持を保証することができる半導体集積回路を提供する。 - 特許庁

A register 59 is caused to hold 0 or a positive value, and initializes a register value held therein to 0 according to a reset signal.例文帳に追加

レジスタ５９は、０または正の値を保持するようになされており、リセット信号に従い、保持するレジスタ値を０に初期化する。 - 特許庁

Then a transfer transistor 12 is turned off to hold the floating diffusion layer 14 at reset potential and this state is maintained for a specified time.例文帳に追加

次いで転送トランジスタ１２をオフにして、フローティングディフュージョン１４をリセット電位にし、その状態を所定の時間だけ保持する。 - 特許庁

When the seat stops, the operation switch 11 is in a reset state and when the user looses the hold and executes a raising operation again, the seat 1 is started to incline frontward.例文帳に追加

停止すると操作スイッチ１１はリセット状態になっており、手を離して再び引き上げ操作すると座１の前傾動が始まる。 - 特許庁

The microcomputer 14 decides whether the timer IC 12 has been reset according to a history showing that a subordinate source voltage has dropped below data hold voltage.例文帳に追加

マイコン１４は、サブ電源電圧がデータ保持電圧以下に低下したことを表す履歴に基づいて、時計ＩＣ１２のリセットの有無を判定する。 - 特許庁

The flag circuit added to the storage element of the sequential circuit not reset by the asynchronous reset signal comes into a non-effective display state showing that the storage element does not hold the effective data when the asynchronous reset signal is inputted.例文帳に追加

非同期リセット信号でリセットされない順序回路の記憶素子に対して付加されるフラグ回路は、非同期リセット信号が入力されたときに記憶素子が有効なデータを保持していないことを示す非有効表示状態になるようにする。 - 特許庁

The sample-and-hold circuit outputs difference potential as a pixel signal between a first pixel potential, when an integration period is ended after the first reset operation of the pixels, and a second pixel potential when a reset noise reading period is ended, after a second reset operation when the integration period passes.例文帳に追加

サンプルホールド回路は、画素の第１のリセット動作後の積分期間終了時の第１の画素電位と、積分期間後の第２のリセット動作後のリセットノイズ読み出し期間終了時の第２の画素電位との差電位を画素信号として出力する。 - 特許庁

Thus, the reset period hold counter 17 starts counter operation, sets the reset signal at the L level, short-circuits control voltage CNTL to source voltage for a prescribed period, and resets a phase frequency comparator 11.例文帳に追加

これにより、リセット期間保持カウンタ１７がカウンタ動作を開始し、所定の期間、リセット信号をＬレベルにして制御電圧ＣＮＴＬを電源電圧にショートし、かつ位相周波数比較器１１をリセットする。 - 特許庁

To hold the reset rod 16 in a press-in state at the automatic reset position after it is pushed and rotated, the tip of a screw driver is inserted to forcedly raise a slit 18b, to break off the tab 18a.例文帳に追加

リセット棒１６を押し回しし、自動リセット位置で押し込み状態に保持するには、スリット穴１８ｂにドライバの先端を挿入してこじ上げ、爪１８ａを折り取る。 - 特許庁

Consequently, the reset signal can be securely output at the point of time when the hold capacitor C is charged until the hold voltage reaches a value much closer to the peak value of the voltage level of the inversion signal of the input signal Vin than the hold voltage during first charging of the hold capacitor C.例文帳に追加

これにより、ホールドコンデンサＣの１回目のチャージ時点におけるホールド電圧に比べてはるかに、入力信号Ｖｉｎの反転信号の電圧レベルのピーク値に近い値にホールド電圧が達するまで、ホールドコンデンサＣをチャージさせた時点で、リセット信号を確実に出力することができる。 - 特許庁

When a new node is added to such a bus system and bus reset occurs, the respective controllers hold the device drivers before the occurrence of bus reset as they are and execute only allocating processing of a device driver to the added node.例文帳に追加

このバスシステムに新たなノードが追加され、バスリセットが発生したとき、各コントローラはバスリセット発生前のデバイスドライバをそのまま保持し、追加されたノードに対するデバイスドライバの割り当て処理だけを実行する。 - 特許庁

The timing control circuit resets the latch circuit L1 by activating the internal reset signal PRESET 2 and allows the latch circuit L1 to hold the setting data by activating the internal reset signal PRESET 1 only for a predetermined period.例文帳に追加

タイミング制御回路は、内部リセット信号ＰＲＥＳＥＴ２を活性化させることによりラッチ回路Ｌ１をリセットし、内部リセット信号ＰＲＥＳＥＴ１を所定期間だけ活性化させることにより設定データをラッチ回路Ｌ１に保持させる。 - 特許庁

In a vertical blanking period, first, a vertical common signal line switching transistor 213 is turned off, and then a clamping transistor 218 is turned on to fix sample-and-hold capacity 223 to clamping electric potential, and at the same time a column amplifier reset transistor 217 is turned on to reset a column amplifier 216.例文帳に追加

垂直ブランキング期間に、先ず、垂直共通信号線スイッチトランジスタ２１３をオフした後、クランプトランジスタ２１８をオンして、サンプルホールド容量２２３をクランプ電位に固定すると共に、列アンプリセットトランジスタ２１７をオンして列アンプ２１６をリセットする。 - 特許庁

For example, in a whole read mode, the controller extends an amplifier reset time more than that in a partial read mode to delay a timing of the end of amplifier reset thereby delaying a time of gate ON, a time of an amplifier output hold, a conversion time of A/D conversion, and timing of amplifier reset start in an amplifier 31 on a gate line G selected next.例文帳に追加

例えば、全体読み出しモードにおいて、コントローラによってアンプリセットの時間を部分読み出しモードよりも長くすることで、アンプリセット終了のタイミングを遅らせるとともに、それに伴ってゲートＯＮの時間、アンプ出力ホールドの時間、Ａ／Ｄ変換の変換時間、および次に選択されるゲートラインＧにおけるアンプ３１でのアンプリセット開始のタイミングを遅らせる。 - 特許庁

To smoothly restart combustion operation by keeping a self hold type solenoid valve in an opened state when an ignition/extinguishment switch is turned off or a microcomputer is reset for replacement of a cell or the like in a power-saving gas combustion device using the self hold type solenoid valve.例文帳に追加

自己保持型電磁弁を用いた省電力化のガス燃焼装置において電池交換等のマイコンリセット時あるいは点火・消火スイッチのＯＦＦ時にはその自己保持型電磁弁を開弁状態に保持することにより燃焼運転の再開をスムーズにすること。 - 特許庁

Because each of the state hold circuits 8-1 to 8-N is set by a a transmission pulse, and is reset by the receive pulse, a delay pulse corresponding to the delay time from the transmission pulse to each receive pulse is obtained at the output of each state hold circuit 8-1 to 8-N.例文帳に追加

各状態保持回路８−１〜８−Ｎは送信パルスでセットされ、受信パルスでリセットされるため、各状態保持回路８−１〜８−Ｎの出力に送信パルスから各受信パルスまでの遅延時間に応じた遅延パルスが得られる。 - 特許庁

To enable a lighting circuit to maintain a 'hold' state of lighting inhibition without being reset, even if a signal for lighting the discharge lamp is generated from a sensor for detecting changes in ambient environment when the lighting circuit is in the 'hold' state of lighting inhibition at the end of life of the discharge lamp.例文帳に追加

放電灯が寿命末期になって点灯回路が点灯禁止のホールド状態になっているときに周囲環境の変化を検知するセンサから放電灯を点灯させる信号が発生しても、点灯回路はリセットされずに点灯禁止のホールド状態を維持する。 - 特許庁

When the second pixel potential during the reset noise reading period exceeds a prescribed threshold level, the second pixel potential is defined as prescribed reference potential in the sample-and-hold circuit.例文帳に追加

サンプルホールド回路では、リセットノイズ読み出し期間中の第２の画素電位が所定の閾値レベルを越える時に、第２の画素電位が所定の基準電位にされる。 - 特許庁

When the electronic shutter operation is completed, electric charges corresponding to the reset level are stored in a hold circuit 23 and the electric charges from the photodiode 13 are stored in the floating semiconductor region 17.例文帳に追加

電子シャッタ動作が完了したとき、ホールド回路２３にはリセットレベルに対応する電荷が格納され、浮遊半導体領域１７にはフォトダイオード１３からの電荷が格納される。 - 特許庁

Then, the power control IC 100 maintains the voltage of the power terminal VCC at a prescribed level, preventing the automatic reset operation in excessive load to hold a switching suspension state.例文帳に追加

従って、電源制御ＩＣ１００は、その電源端子ＶＣＣの電圧を所定のレベルに維持することができ、過負荷時での自動復帰動作が妨げられ、スイッチング停止状態を保持できる。 - 特許庁

A reset signal/RST is held by an FF 13 composing a hold circuit while synchronized with the falling of the system clock signal SCK and given as a signal SA to an FF 14a.例文帳に追加

リセット信号／ＲＳＴは、保持回路を構成するＦＦ１３にシステムクロック信号ＳＣＫの立ち下りに同期して保持され、信号ＳＡとしてＦＦ１４ａに与えられる。 - 特許庁

At the reset time, a signal inputted from the ordinary external input terminal 1 is inputted into the flip-flop 4 with load hold as a test mode setting signal.例文帳に追加

リセット時、通常外部入力端子１から入力された信号は、テストモード設定信号として、ロードホールド付きフリップフロップ４へ入力される。 - 特許庁

To provide a counter comprising an electronic circuit in which reset or alteration of count value by methods other than circuit destruction is impossible and can hold the value after the count value has reached a count limit value.例文帳に追加

回路破壊以外の方法でのカウント値のリセットや改竄が不可能であり、カウント値がカウント限界値に達した後は、その値を保持できるようにした電子回路からなるカウンタを提供する。 - 特許庁

The self- hold operation is stopped by the microcomputer 50a after a pointer 30 is returned to the position of reset to zero after switching to the ON state of the ignition switch SW.例文帳に追加

この自己保持作動は、イグニッションスイッチＳＷのオフ後指針３０が帰零位置に戻った後に、マイクロコンピュータ５０ａにより停止される。 - 特許庁

In this state, a lock part 31 of a reset lever 24 is fitted in a lock groove 23 of a lock plate 22 connected to the gear mechanism 17 so as to hold the state.例文帳に追加

この状態で歯車機構部１７に連結する係止板２２の係止溝２３にリセットレバ２４の係止部３１が嵌まり込み前記状態を保持する。 - 特許庁

On the other hand, the control circuit 9 controls a reset circuit 23, and resets the peak voltage held by the peak voltage hold circuit 10-2 for a fixed period after the current is started to flow to the secondary-side winding 7-2.例文帳に追加

一方、制御回路９がリセット回路２３を制御して、二次側巻線７−２に電流が流れはじめてから一定期間、ピーク電圧ホールド回路１０−２によりホールドされたピーク電圧をリセットする。 - 特許庁

To make a reset operation in an ideal condition to hold the quantity of stored charges and contribute to miniaturization, weight reduction and cost reduction, even if its characteristics vary due to the variations in manufacturing.例文帳に追加

製造工程におけるプロセスのばらつきによってリセットトランジスタの特性変動が生じても、理想的な状態でリセット動作を行い、かつ蓄積電荷量を維持すると共に、小型・軽量化、低コスト化に寄与する。 - 特許庁

The output timing of a clamp pulse CP, a sample-and-hold pulse SH, and a reset gate clock RG from an output timing circuit 40, are controlled by a CPU 27.例文帳に追加

クランプパルスＣＰ、サンプルホールドパルスＳＨ、リセットゲートクロックＲＧの出力タイミング回路４０からの出力タイミングをＣＰＵ２７で制御する。 - 特許庁

At the same time, AGC is placed in a hold state and a timer is cleared to reset the improper count value which has been counted so far, thereby putting the timer back into the normal state.例文帳に追加

同時にＡＧＣをホールド状態にするとともに、タイマをクリアすることで、その時点まで、カウントした不適当なカウント値をリセットして正常な状態に戻す。 - 特許庁

The bearing member 32 is elastically reset to hold the shaft 17 of the hammer supporting section 16 in-between after the press fitting and therefore the arm body 31 is made hardly removable from the shaft 17.例文帳に追加

また、圧入後は、軸受部材３２がハンマー支持部１６の軸１７を挟むように弾性復帰するので、アーム本体３１が軸１７から外れにくくすることができる。 - 特許庁

On the other hand, when the bus reset occurs, a during SYTx is generated by a difference hold unit using SYT(synchronization time) difference, etc., in an electronic device on the reception side.例文帳に追加

一方、受信側の電子機器は、バスリセットが発生すると、差分保持部により、ＳＹＴの差分等を用いた擬似的なＳＹＴｘが生成される。 - 特許庁

The hold request bit (IDL-REQ) 31 can be set and reset by the host processor 100, and is set when requiring stoppage of operation of the sub-processor 200.例文帳に追加

ホールドリクエストビット（IDL-REQ）３１は、ホストプロセッサ１００によってセット／リセットが可能であって、サブプロセッサ２００の動作の停止が要求される場合にセットされる。 - 特許庁

An output circuit 88 is provided with a sample-hold unit 230a for extracting a signal level in a signal transfer state from a pixel signal S2 output from an output amplifier 210, and a sample-hold unit 230b for extracting a signal level in a reset state from the pixel signal S2 output from the output amplifier 210.例文帳に追加

出力アンプ２１０から出力される画素信号Ｓ２から信号転送状態の信号レベルを抽出するサンプルホールド部２３０ａと、同一の出力アンプ２１０から出力される画素信号Ｓ２からリセット状態の信号レベルからリセット状態の信号レベルを抽出するサンプルホールド部２３０ｂとを設ける。 - 特許庁

A binarizing circuit 10 includes an input terminal 20, basic clock terminal 22, determination clock terminal 23, reset terminal 24, temperature-compensation clock terminal 25, binarized output terminal 26, delay output terminal 28, peak hold circuit 30, bottom hold circuit 40, binarizing determination circuity 120, input signal detection circuit 130, and suspension determination circuit 140.例文帳に追加

２値化回路１０は、入力端子２０と基本クロック端子２２と判定クロック端子２３とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６と遅れ出力端子２８とピークホールド回路３０とボトムホールド回路４０と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０を備えている。 - 特許庁

Therefore, a predetermined period is set to a maximum no-signal period determined by communication standards, so that a hold value of a peak/hold circuit PH11 can be reset to an initial level and a receiving operation can be smoothly started after the lapse of a predetermined dead time after the transmission of transmission signals is completed, thereby improving performance.例文帳に追加

したがって、前記予め定める期間を通信規約によって決定される最大無信号期間に設定しておくことによって、送信信号の送信終了後、所定の不感時間経過後に、ピークホールド回路ＰＨ１１のホールド値を初期レベルにリセットすることができ、速やかに受信動作に移ることができるので、パフォーマンスを向上することができる。 - 特許庁

When the last value exists, the device discriminates that the sampling signal reaches reset noise by this time setting value if a difference of the last value and current value is equal or more than the threshold value, and establishes the phase of the sampling signal to a position in which the AFE 133 samples a hold unit of the CCD output.例文帳に追加

前回値がある場合は、今回値との差分がしきい値以上であれば今回の設定値にてリセットノイズにサンプリング信号が達したと判定し、サンプリング信号の位相をＡＦＥ１３３でＣＣＤ出力のホールド部をサンプルできる位置に設定する。 - 特許庁