「second layer」に関連した英語例文の一覧と使い方(242ページ目) - Weblio英語例文検索

First end points TP and BP of a first segment which overlaps the recording layer 3 to a maximum dimension in plan view along the axis 91 of easy magnetization do not overlap the second conductive layer BL in plan view.例文帳に追加

磁化容易軸９１に沿い、記録層３と平面視において重なる寸法が最大となる第１の線分の第１の端点ＴＰ，ＢＰは、第２導電層ＢＬと平面視において重ならない。 - 特許庁

Due to the above hydrophilic treatment, a dry film resist that serves as a second resist layer 14 is fixed to the surface 13a of a first resist layer 13 only by an adhesive force, not by thermo-compression bonding.例文帳に追加

上記の親水処理により、第２レジスト層１４となるドライフィルムレジストは第１レジスト層１３の表面１３ａに熱圧着させることなく粘着力のみにより固着している。 - 特許庁

Consequently, a recess 55a of depth nearly equal to the thickness of the first conductor layer 30 and second conductor layer 40 is formed at the position corresponding to the center part of the first magnetic substance substrate 10.例文帳に追加

このため、第１の磁性体基板１０の当該中央部相当位置には、第１コイル導体層３０及び第２コイル導体層４０の厚さに略相当する深さの凹部５５ａが形成されている。 - 特許庁

The semiconductor light emitting element 1 is provided with a light emitting region 3, a first Al_X1Ga_1-X1N semiconductor (0≤X1≤1) layer 5, and a second Al_X2Ga_1-X2N semiconductor (0≤X2≤1) layer 7.例文帳に追加

半導体発光素子１は、発光領域３と、第１のＡｌ_Ｘ１Ｇａ_１−Ｘ１Ｎ半導体（０≦Ｘ１≦１）層５と、第２のＡｌ_Ｘ２Ｇａ_１−Ｘ２Ｎ半導体（０≦Ｘ２≦１）層７とを備える。 - 特許庁

The conductor layer 4 positioned at one end part 2a of the ALS 2 and the core wire 12 positioned at one end part 8a of the second electric wire 8 are jointed and the insulating layer 7 and the coated part 13 are welded.例文帳に追加

ＡＬＳ２の一端部２ａに位置する導体層４と第２電線８の一端部８ａに位置する芯線１２とが接合しかつ絶縁層７と被覆部１３とが溶着している。 - 特許庁

After the seal 230 is diced individually, a second electromagnetic shield layer 252 coupled with the first electromagnetic shield layer 251 is formed on a top surface 231 and divided side surfaces 232 of the seal 230.例文帳に追加

封止体２３０を個片化分割した後、封止体２３０の頂面２３１と分割側面２３２とに第一電磁遮蔽層２５１と連結する第二電磁遮蔽層２５２を形成する。 - 特許庁

The conductive layer 4 located at one end part 2a of the ALS 2 and the core wire 12 located at one end part 8a of the second electric cable 8 are jointed, and the insulation layer 7 and the covered part 13 are welded to each other.例文帳に追加

ＡＬＳ２の一方の端部２ａに位置する導体層４と第２電線８の一端部８ａに位置する芯線１２とが接合しかつ絶縁層７と被覆部１３とが溶着している。 - 特許庁

Then, a thin film coil 15 in the second layer is formed on the recording gap layer 10, and an inter-coil connecting part 15A integrated with a thin coil 15 is formed on the exposed face of the inter-coil connecting part 13A.例文帳に追加

次に、記録ギャップ層１０の上に第２層目の薄膜コイル１５を形成すると共に、コイル間接続部１３Ａの露出面に薄膜コイル１５と一体をなすコイル間接続部１５Ａを形成する。 - 特許庁

A plating layer 135, in which a transfer pattern 135a is carved, and a plating layer 145, in which a transfer pattern 145a is carved, are provided to the surfaces of the second and first mold cores 130 and 140.例文帳に追加

第２金型コア１３０、第１金型コア１４０の表面には転写パターン１３５ａが刻設された鍍金層１３５、転写パターン１４５ａが刻設された鍍金層１４５が設けられている。 - 特許庁

The injection-molded product is composed of a body part and the peripheral edge part formed in the periphery of the body part and equipped with a first decorative film, a second decorative film, an intermediate layer and an edge sealing layer.例文帳に追加

本発明の射出成形品は、主体部及び前記主体部の周辺に形成される周縁部からなり、且つ第一装飾膜、第二装飾膜、中間層及びエッジシーリング層を備える。 - 特許庁

The film-formation surface of the semiconductor thin-film layer 9 is set to be a laminated surface, and the first and second substrates 1, 11 are laminated while the protective film 5 and the semiconductor thin-film layer 9 are being clamped.例文帳に追加

半導体薄膜層９の成膜表面を貼り合わせ面とし、かつ保護膜５と半導体薄膜層９とを狭持する状態で第１基板１と第２基板１１とを貼り合わせる。 - 特許庁

Further, the manufacturing method includes forming a first metal layer having silver paste 52 in the shape of the conductor portion 15 for connection and a second metal layer filling the opening 22 a5s shown in Fig.1(c) by using a screen 42 and a squeegee 45.例文帳に追加

次に、図１（ｃ）に示すように、スクリーン４２とスキージ４５を用いて、銀ペースト５２を接続用導体部１５の形状とする第１の金属層と開口部２２に第２の金属層を充填する。 - 特許庁

An undercoat layer 26 is arranged on one surface of the substrate body 25, and first and second gate electrodes 34 and 41 are formed on one surface in the thickness direction Z of the undercoat layer 26 by an coating method.例文帳に追加

基板本体２５の一表面上に、下地層２６を設け、この下地層２６の厚み方向Ｚの一表面上に、第１および第２ゲート電極３４，４１を塗布法によって形成する。 - 特許庁

By nano-crystallizing the second polycrystalline silicon layer 4 and forming an insulating film on respective surface of a large number of silicon crystallites of nanometer order, an intense-field drift layer 6 is formed (fig.(e)).例文帳に追加

第２の多結晶シリコン層４をナノ結晶化し、ナノメータオーダの多数のシリコン微結晶それぞれの表面に絶縁膜を形成することによって強電界ドリフト層６を形成する（図１（ｅ））。 - 特許庁

A GaN first buffer layer 14 (low-temperature sedimentary buffer) and a GaN second buffer layer 15 are grown using an MOCVD method on a sapphire substrate 12, in the same way as in the conventional manner.例文帳に追加

本方法では、先ず、従来と同様にして、サファイア基板１２上に、ＭＯＣＶＤ法により、ＧａＮ第１バッファ層１４（低温堆積緩衝層）とＧａＮ第２バッファ層１５を成長させる。 - 特許庁

A second embodiment involves a physical layer control of a next higher level L2, interpreting paging indicator and configuring the physical layer L1 to process the paging data in a pre-specified PCH.例文帳に追加

第２の実施形態は、次に高いレベルＬ２の物理層コントロールが、ページングインジケータを解釈し、事前指定されたＰＣＨにおけるページングデータを処理するように物理層Ｌ１を設定することに関する。 - 特許庁

The wiring 4 is an Au wiring formed by plating method, and is designed to comprise a first wiring layer 11 of a low hardness and a second wiring layer of a high hardness.例文帳に追加

この配線４は、メッキ法により形成されるＡｕ配線であって、低硬度の第１の配線層１１及び高硬度の第２の配線層１２の２層構造に形成されてなるものである。 - 特許庁

The alignment maintenance layer 8 is formed on the face in contact with the liquid crystal layer 4 to perform liquid crystal alignment in the direction in which the second electrode 6 protrudes from the first electrode 7 in the comb teeth alignment.例文帳に追加

配向維持層８は、液晶層４と接する面に形成され、櫛歯の並び方向において、第２の電極６が第１の電極７からはみ出す方向に液晶配向を行う。 - 特許庁

A second conductive layer is produced before or after the heat treatment in order to obtain a metal-insulator-metal capacitor having improved characteristics as a series of the TiO_2 layer which is present in the sub-stack.例文帳に追加

サブスタックに存在する一連のＴｉＯ_２層として改善した特性を有する金属−絶縁体−金属キャパシタを得るために、第２導電性層を熱処理の前または後に製造する。 - 特許庁

In this case, since the suppressing layer 61 is disposed at least in one of the first and second liquid collection parts, a liquid droplet layer can be uniformly formed on the interface S.例文帳に追加

この場合、第１の集液部及び第２の集液部２７のうちの少なくとも一方に泡層形成抑制部６１が配設されるので、界面Ｓ上に液滴層を均等に形成することができる。 - 特許庁

Then a relation of ε_r2<ε_r<ε_r1 holds, wherein ε_r2, ε_r, and ε_r1 are respectively dielectric constants of the dielectric substrate 2, the first dielectric layer 50, and the second dielectric layer 51.例文帳に追加

そして、誘電基板２、第一の誘電層５０、第二の誘電層５１の誘電定数を、それぞれε_ｒ、ε_ｒ１、ε_ｒ２とした場合、ε_ｒ２＜ε_ｒ＜ε_ｒ１となる関係に設定する。 - 特許庁

A second protection layer formed by printing a substantially transparent peeling overprint varnish and ultraviolet-curing is formed on parts except for an end part 82h of the first protection layer and tip end parts of projections 8b, 8c, 8d.例文帳に追加

第１保護層の端部８２ｈと、突設部８ｂ，８ｃ，８ｄの先端部とを除く部分には、略透明の剥離オーバープリントニスを印刷し、紫外線硬化してなる第２保護層が形成されている。 - 特許庁

Further, a second insulating film 16 is formed having an opening part 16A over a part of the first metal layer 15 and covering the first insulating film 13 and first metal layer 15.例文帳に追加

また、第１の金属層１５の一部上に開口部１６Ａを有して、第１の絶縁膜１３及び第１の金属層１５を覆うようにして、第２の絶縁膜１６が形成されている。 - 特許庁

As bit lines crossing word lines 20a to 20d, bit lines 31a to 31e formed in a first metal wiring layer and bit lines 32a to 32d formed in a second metal wiring layer are provided.例文帳に追加

ワード線２０ａ〜２０ｄに交差するビット線として、第１の金属配線層で形成されるビット線３１ａ〜３１ｅと、第２の金属配線層で形成されるビット線３２ａ〜３２ｄとを設ける。 - 特許庁

An upper-layer wire 17 made of copper foil is connected to first and second surface treatment layers 11, 12 provided on a columnar electrode 9 on the upper surface of the upper-layer protective film 13.例文帳に追加

上層保護膜１３の上面には銅箔からなる上層配線１７が柱状電極９上に設けられた第１、第２の表面処理層１１、１２に接続されて設けられている。 - 特許庁

To provide a multilayer printed-wiring board for improving a reliability of an electrical connection between a first conductive layer and a second conductive layer through a conductive paste, and to provide a method for manufacturing the same.例文帳に追加

導電性ペーストを介した第１の導電層と第２の導電層との電気的な接続の信頼性を向上することができる多層プリント配線板およびその製造方法を提供する。 - 特許庁

On one side of a liquid crystal layer 13, a first electrode 14 is provided, and on the other side of the liquid crystal layer, a second electrode 20, composed of a plurality of individual electrodes 21a-21e, and a third electrode 26 are provided.例文帳に追加

液晶層１３の一方の側に第１の電極１４、もう一方の側に複数の個別電極２１ａ〜２１ｅからなる第２の電極２０と第３の電極２６とを設ける。 - 特許庁

A plurality of anode active substances are used and charging rate characteristics of a second anode layer 2b on a further side to an anode current collector 1 are higher as compared with those of a first anode layer 2a closer to the anode current collector 1.例文帳に追加

複数種の負極活物質を用い、負極集電体１に近い側の第一の負極層２ａに比べ遠い側の第二の負極層２ｂが充電レート特性が高い。 - 特許庁

The controller is coupled between the first physical layer processing device 120 and the second physical layer processing device 130, receives a device response signal, and sends the device request signal having a first predetermined frequency.例文帳に追加

コントローラは第一物理層処理装置１２０と第二物理層処理装置１３０との間に結合され、装置応答信号を受信し、第一所定周波数を有する装置リクエスト信号を送信する。 - 特許庁

In a group III nitride heterojunction transistor 11a, a second Al_Y1In_Y2Ga_1-Y1-Y2N layer 15 forms a heterojunction 21 with a first Al_X1In_X2Ga_1-X1-X2N layer 13a.例文帳に追加

III窒化物系ヘテロ接合トランジスタ１１ａでは、第２のＡｌ_Ｙ１Ｉｎ_Ｙ２Ｇａ_１−Ｙ１−Ｙ２Ｎ層１５は、第１のＡｌ_Ｘ１Ｉｎ_Ｘ２Ｇａ_１−Ｘ１−Ｘ２Ｎ層１３ａとヘテロ接合２１を成す。 - 特許庁

In order to improve the quality and purity of a second epi layer which is formed in a merged epitaxial lateral overgrowth (MELO) step, sealing by poly may be performed after formation of the TBO layer and before the MELO step.例文帳に追加

ポリによる封止が、合併型エピタキシャル横方向過成長(MELO)ステップで形成される第2のエピ層の質および純度を改善するために、TBO層の形成後およびMELOステップの前に実行され得る。 - 特許庁

In the memory cell, the width D3 of an active region 140 is limited to be smaller than one of widths D1 and D2 of either of the first layer and the second layer.例文帳に追加

上記メモリセルにおいて、上記相変化材料は、アクティブ領域１４０の幅Ｄ３が、上記第１の層および上記第２の層のいずれかの幅Ｄ１、Ｄ２の１つより小さく限定されている。 - 特許庁

Besides, the register group of the second layer is composed of an address register 301, a count register 302 and a flag register 303 connected for each register while respectively having the function similar to the said register group of the first layer.例文帳に追加

また、第２層目のレジスタ群は、それぞれ前記第１層目のレジスタ群と同様の機能を有し、各レジスタごとに接続されたアドレスレジスタ３０１、カウントレジスタ３０２、フラグレジスタ３０３よりなる。 - 特許庁

A dopant for semi-insulation and a material are supplied to a growth furnace 10c, and the mask 29 is used to grow a second embedded semiconductor layer 37 on the first semi-insulating embedded layer 35.例文帳に追加

半絶縁性のためのドーパント及び原料を成長炉１０ｃに供給して、マスク２９を用いて第１の半絶縁埋込層３５上に第２の埋込半導体層３７を成長する。 - 特許庁

Through exposure and development steps, an external connection terminal part pattern 7 is formed on the first photosensitive insulation resin layer 5, while a semiconductor element connection terminal part pattern 8 is formed on the second photosensitive insulation resin layer 6.例文帳に追加

露光、現像工程を通して第一の感光性絶縁樹脂層５に外部接続端子部パターン７を、第二の感光性絶縁樹脂層６に半導体素子接続端子部パターン８を形成する。 - 特許庁

Further, an (n) type transparent element substrate 90 made of a group III-V compound semiconductor having larger band gap energy than the active layer 5 is stuck on the second main surface of the layer 50 to be stuck.例文帳に追加

また、該貼り合せ対象層５０の第二主表面に活性層５よりもバンドギャップエネルギーが大きいＩＩＩ−Ｖ族化合物半導体からなるｎ型透明素子基板９０が貼り合される。 - 特許庁

A first portion of the active layer, including a light emitting end surface of the semiconductor laser device, is inclined for a second portion other than the first portion of the active layer.例文帳に追加

当該半導体レーザ素子の光出射端面を含む、上記活性層の第１の部分は、当該活性層の上記第１の部分以外の部分である第２の部分に対して傾斜している。 - 特許庁

A reflective layer and an absorbing layer thereon are formed on the second face 42 side of the blanks body 40 of the reticle blanks RB to complete the reticle blanks.例文帳に追加

このようなレチクルブランクスＲＢのブランクス本体４０の第２面４２側に反射層と、該反射層上に吸収層とを形成し、該吸収層に所定のパターンを形成することによりレチクルが完成する。 - 特許庁

A third pattern ITO is aligned to a first pattern G formed in the mth layer (m: a positive integer), and second patterns S and D formed in the nth layer (n: a positive integer) on a substrate P.例文帳に追加

基板Ｐの第ｍ層（ｍは正の整数）に形成された第一パターンＧと、第ｎ層（ｎは正の整数）に形成された第二パターンＳ、Ｄとに対して第三パターンＩＴＯを位置合わせする。 - 特許庁

The metal film 14b covers the side wall of the second transparent conductive film 14a formed on the photoelectric conversion layer 13 and contacts with the photoelectric conversion layer 13 in the first trench 30.例文帳に追加

又、金属膜１４ｂは、第１溝部３０において、光電変換層１３上に形成された第２透明導電膜１４ａの側壁を覆いながら、光電変換層１３に接している。 - 特許庁

A gap G is formed on the heating resistor layer 15 on the separated insulation layer 14 to form a first electrode 16a and a second electrode 16b, and the gap G portion is used as an exothermic part 17.例文帳に追加

この分離状保温層１４上の発熱抵抗体層１５上に間隙Ｇを設けて第１の電極１６ａ、第２の電極１６ｂを形成し間隙Ｇ部分を発熱部１７とする。 - 特許庁

The gain switching unit 108 sets a gain cross-over frequency for reading data from the first information recording layer at a value lower than that for reading data from the second information recording layer.例文帳に追加

ゲイン切換部１０８は、第１の情報記録層からデータを読み出すときのゲイン交点周波数を、第２の情報記録層からデータを読み出すときのゲイン交点周波数よりも低い値に設定する。 - 特許庁

The first fiber assembly layer is, at least, formed of a thermally bondable fiber 17, and the second fiber assembly layer 15c is formed of a hydrophilic fiber 16 and a high water-absorbing resin 18.例文帳に追加

第１繊維集合層は、少なくとも熱融着性繊維１７から形成され、第２繊維集合層１５ｃは、親水性繊維１６と高吸水性樹脂１８とから形成されている。 - 特許庁

A thickness H_2 from the lower surface of the upper cladding layer 108 to the lower surface of a buried layer 115 in the second stripe side area 152 is smaller than a thickness H_1 in the first stripe side area 151.例文帳に追加

第２ストライプサイド領域１５２における上クラッド層１０８下面から埋め込み層１１５下面までの厚さＨ_２は、第１ストライプサイド領域１５１における厚さＨ_１よりも小さい。 - 特許庁

At least the sidewall 112 of the mesa is covered with a semiconductor layer (an undoped InP layer 17, for example) of a first conductivity type, a second conductivity type, a semi-insulating type, or an undoped type.例文帳に追加

メサの少なくとも側壁１１２は、その上に成長された、第１導電型、第２導電型、半絶縁型、ないしノンドープの半導体層（例えば、ノンドープＩｎＰ層１７）により被覆されている。 - 特許庁