「self-testing」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide an information recording/reproducing device capable of executing self diagnosis without dependence on a host device, and a performance determination testing medium.例文帳に追加

上位装置によらずに自己診断を実行できる情報記録再生装置及び性能判定試験媒体を提供する。 - 特許庁

To provide a microcomputer capable of carrying out various self-tests including a function of a security circuit without providing a pad for testing on a chip.例文帳に追加

チップ上に試験用のパッドを設けずに、セキュリティ回路の機能を含む各種の自己試験ができるマイクロコンピュータを提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of self-testing the skew margin of the clock signal and data signal in the LVDS (low voltage differential signaling) etc.例文帳に追加

ＬＶＤＳ等におけるクロック信号とデータ信号のスキューマージンをセルフテストすることが可能な半導体集積回路を提供する。 - 特許庁

To provide a control operation testing device for group-controlled elevators, allowing self-generated control operation test without causing troubles in normally operating other elevators.例文帳に追加

他のエレベータの通常運転に支障を来たすことなく自家発電管制運転の試験を行える群管理エレベータの管制運転試験装置の提供。 - 特許庁

There are provided an arrangement and method for using an interrogator 40 paired together with a separate receiver 40', which functions together so as to perform self-testing operation.例文帳に追加

自己試験動作を遂行するよう一緒に機能するように、別体の受信器４０’と対をなすインタロゲータ４０を使用する配置及び方法を提供する。 - 特許庁

To suppress an increase in circuit area in a semiconductor integrated circuit, and to each decrease the consumption electric power during scanning testing and during built-in self-testing of logic circuit (logic BIST), without affecting the function operating speed.例文帳に追加

半導体集積回路において、回路面積の増加を抑え、またファンクション動作速度に影響を与えることなく、スキャンテスト中及びロジック回路部分の組み込み自己テスト（ロジックＢＩＳＴ）中の消費電力を低減する。 - 特許庁

To provide a built-in self-testing circuit and testing method capable of adjusting a period of time from sending a read operation signal to storage elements in a semiconductor integrated circuit till storing data outputted from the storage elements in a register.例文帳に追加

半導体集積回路内の記憶素子に読み出し動作の信号が送られてから、記憶素子から出力されたデータがレジスタに格納されるまでの時間を調整可能な組み込み自己試験回路及び試験方法を提供する。 - 特許庁

To solve the problem that in a conventional self test, AD and DA converting circuits to be tested are used for testing and calibrating them at a low cost, while whether the self test method has a desired linearity or not can not be decided correctly when the converting circuits have opposite error characteristics mutually.例文帳に追加

ＡＤ変換回路およびＤＡ変換回路のテストおよび較正を低コストに実施するため、被測定対象であるＡＤ変換回路とＤＡ変換回路を互いに利用したセルフテスト方式が提案されている。 - 特許庁

When the adjustment mode switch of the radar device is turned on, the radar device is shifted to self adjustment mode and is automatically calibrated through loopback test using the testing device.例文帳に追加

そして、レーダ装置の調整モードスイッチをＯＮすると、レーダ装置が自己調整モードに移行し、試験装置を介したループバック試験で自動的にキャリブレーションが行われる。 - 特許庁

To provide a method of testing the operational margin of an information storage device having marked random variations, and an information storage device having the function of self-diagnosing the operational margin.例文帳に追加

ランダムばらつきが大きい情報記憶装置について動作余裕をテストする方法、及び動作余裕を自己診断する機能を有する情報記憶装置を提供する。 - 特許庁

To realize a temporally parallel test between a predetermined circuit block having a self-diagnosis circuit and another circuit block in a testing method for an IC having a plurality circuit blocks.例文帳に追加

複数の回路ブロックを有するＩＣのテスト方法において、自己診断回路を有する所定の回路ブロックと、その他の回路ブロックとの時間的な並列テストを実現する。 - 特許庁

To provide a semiconductor testing apparatus and a test system for improving the stability in test quality by self-compensating the noise superimposed on a voltage applied to a device under test.例文帳に追加

半導体試験装置及びテストシステムに関し、被試験デバイスに印加する電圧に重畳されるノイズを自己補償して試験品質の安定性を向上する。 - 特許庁

To provide a method for heating and cooling test, capable of testing by imparting a thermal conduction phenomenon the same as self-heating to an electronic component mounted on a circuit board.例文帳に追加

回路基板に実装された電子部品に、自己発熱と同様の熱伝導現象を与えて試験できる加熱冷却試験方法を提供することを目的とする。 - 特許庁

. Type G: Self-reactive substances that, in laboratory testing, do not detonate in the cavitated state, will not deflagrate at all, show no effect when heated under confinement, and do not show any explosive power.例文帳に追加

タイプG：実験室の試験において、気泡の存在下で爆轟せず、また全く爆燃もすることなく、密封下の加熱でも反応が無く、または爆発力が無い。 - 経済産業省

The semiconductor testing apparatus for testing a self-heating semiconductor comprises a temperature sensor for measuring the temperature of the semiconductor and a temperature control means for controlling the flow of a cooling medium blown on the semiconductor, on the basis of the measured value of the temperature and the upper-limit temperature of the semiconductor allowed in the testing environment.例文帳に追加

自己発熱する半導体を試験する半導体試験装置において、 前記半導体の温度を測定する温度センサと、 前記温度の測定値と試験環境において許容される前記半導体の上限温度に基づいて前記半導体に吹き付ける冷却媒体の流量を制御する温度調節手段と、を備える。 - 特許庁

A substrate 206 for temperature characteristic inspection is constituted by a receiving side signal generator 12 using self-testing function incorporated IC 17, an error detector 13 and a transmitting side signal generator 14.例文帳に追加

セルフテスト機能内蔵ＩＣ１７を用いたる受信側信号発生器１２、エラー検出器１３および送信側信号発生器１４により、温度特性検査用基板２０６を構成する。 - 特許庁

The voltage regulator circuit, capable of regulating voltages at a plurality of voltage sources has a testing control unit, a multiplexer, a comparator and a BIST (built-in self test) unit.例文帳に追加

電圧調整回路として、試験制御装置とマルチプレクサとコンパレーターとＢＩＳＴ装置とを備える、複数の電圧源の電圧を調整できる電圧調整回路を用いる。 - 特許庁

To provide a test circuit, for example a BIST(Built-In Self Test) circuit, capable of testing any circuit to be tested (for example, a high speed semiconductor memory) easily with the actually working frequency.例文帳に追加

テスト回路（例えば、ＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）回路）において、被テスト回路（例えば、高速の半導体メモリ）を実動作周波数で容易にテストする。 - 特許庁

Thus, the present invention enables to perform self-inspection before wafer testing as to whether the open loop or short state of each electric channel is normal or whether or not a short has occurred.例文帳に追加

これにより本発明はウエハ試験の前に、各電気チャネルのオープンループ或いは短絡状態が正常であるか、或いは漏電が発生しているか否かを自己検査できる。 - 特許庁

A maintenance information providing server 12 is connected to a network N, and provides maintenance information acquired by correlating information on a past defect generation spot of the semiconductor integrated circuit testing device with a diagnosis result of a self-diagnosis program function provided in the semiconductor integrated circuit testing device.例文帳に追加

メンテナンス情報提供サーバ１２は、ネットワークＮに接続され、半導体集積回路試験装置の過去の不良発生箇所に関する情報と、半導体集積回路試験装置に設けられた自己診断プログラム機能の診断結果とを対応付けたメンテナンス情報を提供する。 - 特許庁

To detect short-circuiting between even bits and between odd bits and prevent increase in the testing time without making the circuit scale larger when checking the memory by using a self-test circuit.例文帳に追加

自己テスト回路を用いてメモリのテストを行う際に、回路規模の増大を抑制しつつ、偶数ビット同士や奇数ビット同士のショート不良を検出するとともに、テスト時間の増大を抑制する。 - 特許庁

The test technique comprises a memory cell, a built-in self-testing cell, a comparing cell and a signature cell, and the signature cell contains one set of first conductive paths at a first level and one set of second conductive paths at a second level.例文帳に追加

メモリセルと、内蔵自己テストセルと、比較セルと、シグナチャセルとを有し、該シグナチャセルは、第一レベルの１組の第一導電性経路と、第二レベルの１組の第二導電性経路と包含している。 - 特許庁

A semiconductor integrated circuit 1 comprises at least one memory 21 for storing data, and at least one BIST (Built-In Self Test) circuit 10 for testing the memory 21.例文帳に追加

半導体集積回路１は、データを記憶する少なくとも１つのメモリ２１と、メモリ２１をテストする少なくとも１つのＢＩＳＴ（Ｂｕｉｌｔ−Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）回路１０と、を備える。 - 特許庁

To provide a system and a method for automatic failure testing of macro-interface having a logical block and a logic gate in a chip which uses an at-speed logic built in self test circuit inside the chip.例文帳に追加

チップの内部にあるアットスピードの論理ＢＩＳＴ回路を用いた、論理ブロックおよびチップ内の論理ゲートを持つマクロのインタフェースの自動的な故障テストのためのシステムおよび方法を提供する。 - 特許庁

To provide a semiconductor testing device, capable of returning a peripheral circuit power source which is capable of dispensing with executing self-diagnosis program and a calibration when a protection circuit of the periphery circuit power source operates.例文帳に追加

周辺回路用電源の保護回路が動作したとき、自己診断プログラムを実行したり、キャリブレーションをしなくてもすむように周辺回路用電源の復帰ができる半導体試験装置を提供する。 - 特許庁

To provide a memory test method for a semiconductor integrated circuit in which a testing cost is reduced without providing an exclusive circuit for a memory test to perform a self-test of a memory incorporated in a semiconductor integrated circuit.例文帳に追加

半導体集積回路に内蔵されたメモリの自己テストのためにメモリテスト専用回路を設けることなく、低コスト化を図った半導体集積回路のメモリテスト方法を提供する。 - 特許庁

This semiconductor integrated circuit device is constituted of a memory circuit 100, a BIST circuit 110 self-testing the memory circuit 100, and a speed decision circuit 120 deciding address access time performance of the memory circuit 100.例文帳に追加

本発明の半導体集積回路装置は、メモリ回路100と、メモリ回路100を自己テストするBIST回路110と、メモリ回路100のアドレスアクセスタイム性能の判定を行なうスピード判定回路120とを含み構成されている。 - 特許庁

. Type F: Self-reactive substances that, in laboratory testing, neither detonate in the cavitated state nor deflagrate at all, and show only a minimal or no effect when heated under confinement, as well as low or no explosive power.例文帳に追加

タイプF：実験室の試験において、気泡の存在下で爆轟せず、また全く爆燃もすることなく、密封下の加熱でも反応が弱いかまたは無い、または爆発力が弱いかもしくは無い。 - 経済産業省

A start condition comprising a day Y of the week, an hour T and a diagnostic item S is set, an IC testing device 30 is controlled to execute a self-diagnostic program 34 about the prescribed diagnostic item S when reach to the prescribed day Y of the week and the prescribed hour T is detected, and the self-diagnosis is thereby conducted automatically.例文帳に追加

曜日Ｙと時刻Ｔと診断項目Ｓから成る起動条件を設定し、所定の曜日Ｙと時刻Ｔに到達したことを検出した場合に、ＩＣ試験装置３０を制御し所定の診断項目Ｓについての自己診断プログラム３４を実行させることにより、自動的に自己診断を行う。 - 特許庁

Terminal devices 24, 34 connected to the network N transmit the diagnosis result of the self- diagnosis program function of the testing devices 20, 30 to the maintenance information providing server 12 corresponding to user operation, and acquires information on the defect generation spot.例文帳に追加

ネットワークＮに接続された端末装置２４，３４は、ユーザの操作に応じて試験装置２０，３０の自己診断プログラム機能の診断結果をメンテナンス情報提供サーバ１２へ送信して不良発生箇所に関する情報を得る。 - 特許庁

The built-in redundancy analysis circuit 400 determines a defective address to be replaced by a plurality of spare memory cell rows and spare memory cell columns, according to the detected result of an address signal from the built-in self-testing circuit 300 and a defective memory cell.例文帳に追加

ビルトイン冗長解析回路４００は、ビルトインセルフテスト回路３００からのアドレス信号と不良メモリセルの検出結果とに応じて、各複数の予備メモリセル行および予備メモリセル列で置換するべき不良アドレスを決定する。 - 特許庁

The tester includes a plurality of cards testing the object under test without combination between cards and including a diagnosis means for performing self-diagnosis and a tester controller for controlling the cards.例文帳に追加

本装置は、カード間の組み合わせなく、被試験対象を試験すると共に、自身の診断を行う診断手段を有する複数のカードと、これらのカードの制御を行うテスタコントローラとを備えたことを特徴とする装置である。 - 特許庁

A light assembly comprises a light source, an optically transmissive self-supporting substrate, and coupled with but unattached to the substrate, a voided high Tg semi-crystalline polymeric optical diffuser film that shrinks less than 1% as a result of thermal shrinkage testing.例文帳に追加

光源、光学的透過性の自己支持性基体、及び、基体と一体にされるが付着しておらず、熱収縮試験の結果として１％未満で収縮するボイドを含む高Ｔｇ半結晶ポリマー光学ディフューザーフィルムを備える光アセンブリ。 - 特許庁

To provide a built-in self test (BIST) network using a hierarchy of a universal BIST scheduler (UBS) for scheduling and coordinating testing of elements such as regular structure BIST (RSB) elements and random logic BIST (RLB) elements.例文帳に追加

規則構造組込み自己テスト（ＢＩＳＴ）（ＲＳＢ）要素およびランダム・ロジックＢＩＳＴ（ＲＬＢ）要素などの要素のテストをスケジューリングし、調整するためのユニバーサルＢＩＳＴスケジューラ（ＵＢＳ）の階層を使用したＢＩＳＴネットワークを提供すること。 - 特許庁

To provide an apparatus capable of arranging a plurality of device measuring apparatuses made of BOST (Built-Off Self-Test) boards etc. in the vicinity of a device to be measured and highly accurately testing a large number of circuits mixed onto a semiconductor integrated circuit.例文帳に追加

被測定デバイス近傍にＢＯＳＴボードなどからなる複数のデバイス測定装置を置くことができ、半導体集積回路に多数混載された回路の高精度な試験を行うことができる半導体集積回路の試験装置を提供する。 - 特許庁

A self-test circuit built-in semiconductor memory 20 comprises a semiconductor substrate, a memory cell array 30 formed on the semiconductor substrate, testing circuits 50, 54 provided on the semiconductor substrate, storing a program, testing a memory cell array conforming to the stored program, and outputting a test result, and a controller 52 provided on the semiconductor substrate and rewriting the contents of programs stored in the test circuits 50, 54.例文帳に追加

自己テスト回路内蔵半導体記憶装置２０は、半導体基板と、半導体基板上に形成されたメモリセルアレイ３０と、半導体基板上に設けられ、プログラムを記憶して記憶されたプログラムにしたがってメモリセルアレイのテストを行ない、テスト結果を出力するためのテスト回路５０，５４と、半導体基板上に設けられ、テスト回路５０，５４に記憶されるプログラムの内容を書き換えるためのコントローラ５２とを含む。 - 特許庁

A predetermined amount of the colorant for clay kneaded into the aqueous hardenable clay enables production of the safe and chromatic colored aqueous hardenable colored clay fully satisfying an elution testing in water according to the self-regulation standard by The Japan Toy Association, (ST mark authorization standard).例文帳に追加

かかる粘土用着色材を水系硬化型粘土に所定量混練することで、（社）日本玩具協会の自主規制基準（ＳＴマーク認定基準）の定める水溶出試験を十分に満足させられる安全な有彩色の水系硬化型着色粘土を提供することができる。 - 特許庁

To provide a means by which wiring channel regions relating to signal distribution, quantity of buffers, FF, or the like, and the number of LSI pins can be reduced, and mounting to a chip can be facilitated, in a built-in type self test circuit (BIST) for testing a CAM-macro.例文帳に追加

ＣＡＭマクロをテストするための組み込み型自己テスト回路（ＢＩＳＴ）回路において、信号分配にかかわる配線チャネル領域、バッファ、ＦＦなどの物量およびＬＳＩピン数の削減を可能とし、チップへの実装を容易化する手段を提供するものである。 - 特許庁

When an internal enable signal 13 is outputted from the PLL circuit 3 to the BIST circuit 5, a test at the actual operation speed is started, corresponding to the phase lock time of the PLL circuit mounted in each IC, thus preventing useless idle time during the self testing of function.例文帳に追加

ＰＬＬ回路３が内部イネーブル信号１３をＢＩＳＴ回路５に出力することにより、ＩＣ個々に搭載されるＰＬＬ回路の位相ロック時間に対応して実動作速度によるテストが開始されるので、自己機能テスト中に無駄な空き時間が発生しない。 - 特許庁

The stretchable nonwoven fabric comprises thermoplastic polyurethane filaments containing 0.1-1.0 wt.% of a higher fatty acid bisamide compound having ≥100°C melting point in which the filaments are mutually self-bonded and has a water repellency not less than grade 3 measured by a spray testing method defined by JIS L 1092.例文帳に追加

融点が１００℃以上の高級脂肪酸ビスアミド化合物を０．１〜１．０ｗｔ％含む熱可塑性ポリウレタンフィラメントからなり、そのフィラメント相互が自己接着した伸縮性不織布であって、ＪＩＳ Ｌ １０９２ スプレー試験法で測定した撥水度が３級以上である伸縮性不織布。 - 特許庁

A method, system, and computer program product related to the maintenance of optimal control of diabetes, and is directed to predicting patterns of hypoglycemia, hyperglycemia, increased glucose variability, and insufficient or excessive testing for the upcoming period of time, based on blood glucose readings collected by a self-monitoring blood glucose device.例文帳に追加

最適な糖尿病の管理を維持する方法、システム、コンピュータプログラム製品であって、血中グルコース自己監視装置によって収集された血中グルコース測定値に基づいて、次の期間における、低血糖、高血糖、グルコース変動の増大、不十分または過剰な検査を予測する。 - 特許庁

In a technique for testing a semiconductor device 1 provided with a memory circuit block 28, the self-diagnosis circuit 34, and other circuit blocks (a logic circuit block 20, an analogue circuit block 24 and the like), at least supply of a power source voltage and an electric signal to the memory circuit block 28 and the self-diagnosis circuit 34 is controlled independently of supply of them to other circuit blocks.例文帳に追加

メモリ回路ブロック２８と自己診断回路３４、及びその他の回路ブロック（ロジック回路ブロック２０、アナログ回路ブロック２４等）を備えた半導体装置１をテストする手法において、各回路ブロックへの電源電圧及び電気信号の供給に関し、少なくともメモリ回路ブロック２８と自己診断回路３４に対する供給と、その他の回路ブロックに対する供給とを個別に制御する。 - 特許庁

The semiconductor testing device performs a semiconductor test on a wafer where a circuit corresponding to a plurality of chips is formed, and is provided with a semiconductor testing implementation section 131 that performs a predetermined measurement while sequentially changing positions of chips contained in one wafer, and a self-diagnosis implementation section 134 when measurement results obtained by the section 131 on a predetermined number of chips continuously failed to satisfy the provided certain criteria.例文帳に追加

半導体試験装置は、複数のチップに対応する回路が形成されたウエハに対して半導体試験を行うものであり、一のウエハに含まれるチップの位置を順番に切り替えながら所定の測定を実施する半導体試験実行部１３１と、半導体試験実行部１３１による測定結果が所定数のチップについて連続してフェイルとなったときに、自己診断を実施する自己診断実行部１３４とを備えている。 - 特許庁

To provide a semiconductor integrated circuit device in which the cost of a test can be reduced due to the cost reduction of a tester by reducing a capacity of an expected value memory in the tester, in the semiconductor integrated circuit device frovided with the memory with multiple bits of word lengths and a BIST (Build In Self Test) circuit for testing the memory.例文帳に追加

語長を複数ビットとするメモリと、該メモリのテストを行うためのＢＩＳＴ回路を備える半導体集積回路装置であって、テスタ内の期待値メモリの容量を削減し、テスタのコスト削減によるテストのコスト削減を図ることができる半導体集積回路装置を提供する。 - 特許庁

The method, system, and computer program product pertain directly to the enhancement of existing home blood glucose monitoring devices, by introducing an intellectual data interpretation component predicting and alerting the user to periods of increased risk for hyperglycemia, hypoglycemia, increased glucose variability, and ineffective testing, and to the enhancement of emerging self-monitoring blood glucose devices by the same features.例文帳に追加

本方法、システム、コンピュータプログラム製品は直接的には、使用者に、高血糖、低血糖、グルコース変動の増大、無効な検査の期間を予測して警告することができるデータ知的解釈部を導入することによる既存の家庭用血中グルコース監視装置を改善、及び同機能を導入することによる血中グルコース自己監視装置の改善に関する。 - 特許庁