「substrate-trap」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To correctly grasp the maintenance timing of a trap of a substrate treatment apparatus.例文帳に追加

基板処理装置のトラップのメンテナンス時期を正確に把握できる様にする。 - 特許庁

The charge trap layer is positioned on the semiconductor substrate and stores inflow electrons.例文帳に追加

電荷トラップ層は、半導体基板上に位置し、流入された電子を保存する。 - 特許庁

The electron trap of the gate oxide film is reduced by alleviating stress to the silicon substrate 1.例文帳に追加

シリコン基板１へのストレスを緩和してゲート酸化膜の電子トラップを低減する。 - 特許庁

HEATED ELECTROSTATIC PARTICLE TRAP FOR CLEANING IN-SITU VACUUM LINE OF SUBSTRATE TREATING CHAMBER例文帳に追加

基板処理チャンバのインサイチュ（ｉｎ−ｓｉｔｕ）真空ライン清浄用加熱された静電粒子トラップ - 特許庁

There are provided a charge trap type memory device comprising a substrate and a gate structure having a charge trap layer formed of the complex of a nano particle on the substrate, and the method of manufacturing the same.例文帳に追加

本発明によれば、基板と、この基板上にナノ粒子の複合体で形成された電荷トラップ層を有するゲート構造体と、を備える電荷トラップ型メモリ素子と、その製造方法が提供される。 - 特許庁

A trap capacitor C1 and a frequency adjusting capacitor C3 are formed on one capacitor substrate 24.例文帳に追加

トラップ用コンデンサＣ１と周波数調整用コンデンサＣ３は、１枚のコンデンサ基板２４に形成されている。 - 特許庁

The semiconductor memory device includes a semiconductor substrate, a charge trap layer and at least one erase gate.例文帳に追加

半導体基板、電荷トラップ層及び少なくとも１つの消去ゲートを備える半導体メモリ装置。 - 特許庁

The printed circuit board-type ground trap unit comprises an insulated substrate 12, outer conductor patterns 14A and 14B formed on both surfaces of the insulating substrate, and a central conductor pattern 16 formed within the insulating substrate.例文帳に追加

絶縁基板12と、この絶縁基板の両面に形成された外部導体パターン14A、14Bと、絶縁基板の内部に形成された中心導体パターン16とを備える。 - 特許庁

The charge trap memory device includes a tunnel insulating layer provided on a substrate, a charge trap layer provided on the tunnel insulating layer, and a blocking insulating layer provided on the charge trap layer, wherein the blocking insulating layer is composed of a substance containing a lanthanide element.例文帳に追加

基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成された電荷トラップ層と、電荷トラップ層上にランタン族元素を含む物質からなるブロッキング絶縁膜と、を備える電荷トラップ型メモリ素子である。 - 特許庁

The resist liquid shaken off from the LCD substrate G is immediately trapped by the trap member 60 without turning into a back face of the LCD substrate G.例文帳に追加

ＬＣＤ基板Ｇから振り切られたレジスト液は，ＬＣＤ基板Ｇの裏面に回り込むことなく，トラップ部材６０に直ちに捉えられる。 - 特許庁

To provide a substrate treating device which can accurately detect the remaining amount of a treating solution in a trap tank.例文帳に追加

トラップタンク内の処理液の残量を正確に検出することができる基板処理装置を提供する。 - 特許庁

The trap center is manufactured from a polysilicon layer inserted between the silicon substrate and an oxide layer.例文帳に追加

トラップ用中心は、シリコン基板と酸化物層との間に挿入される多結晶シリコン層によって製造される。 - 特許庁

A trap capacitor C2 and a frequency adjusting capacitor C4 are formed in one different capacitor substrate 25.例文帳に追加

トラップ用コンデンサＣ２と周波数調整用コンデンサＣ４は、さらに別の１枚のコンデンサ基板２５に形成されている。 - 特許庁

A nonvolatile memory cell includes: a semiconductor substrate 100; a charge trap structure 150 formed on the semiconductor substrate and including an insulating film and a plurality of carbon nano crystals embedded in the insulating film; and a gate 160 formed on the charge trap structure.例文帳に追加

半導体基板１００と、半導体基板上に形成され、絶縁膜および絶縁膜内に埋め込まれた複数の炭素ナノクリスタルを含む電荷トラップ構造物１５０と、電荷トラップ構造物上に形成されたゲート１６０と、を含む。 - 特許庁

To provide a manufacturing method inhibiting a trap layer from being eroded when removing a dummy layer in a semiconductor device having the trap layer on the side face of a groove portion formed on a semiconductor substrate.例文帳に追加

半導体基板に形成された溝部の側面にトラップ層を有する半導体装置において、ダミー層を除去する際に、トラップ層が侵食されることを抑制する製造方法を提供する。 - 特許庁

On a semiconductor substrate 1, a trap film 2 which memorizes information is formed as a gate insulating film by accumulating a charge.例文帳に追加

半導体基板１上に、電荷を蓄積することにより情報を記憶するトラップ膜２をゲート絶縁膜として形成する。 - 特許庁

The nonvolatile memory integrated circuit device includes a semiconductor substrate, a source and a drain formed in the semiconductor substrate, a stepped recess channel formed between the source and the drain, a trap structure including a multitude of nano-crystals for storing electric charge laid out on a region of the stepped recess channel, and a gate on the trap structure.例文帳に追加

半導体基板、半導体基板内に形成されたソース／ドレーン、ソース／ドレーンの間に形成されたステップリセスチャネル、ステップリセスチャネル領域上の多数の電荷貯蔵ナノクリスタルを含むトラップ構造物及びトラップ構造物上のゲートを含む。 - 特許庁

This EPROM comprises a well region (120) which is deployed in a semiconductor substrate (110) and comprises an electric contact (110), a trap charge layer (160) which is deployed on the semiconductor substrate, and the control gate (170) which is deployed on the trap charge layer.例文帳に追加

半導体基板（１１０）内に配置され、電気接点（１１０）を具備するウェル領域（１２０）と、前記半導体基板上に配置されるトラップチャージ層（１６０）と、前記トラップチャージ層の上に配置される制御ゲート（１７０）と、を有することを特徴とする。 - 特許庁

The insect trap 10 bonds insects to an insect trap sheet 16 obtained by laminating ah adhesive layer 16B to one side of a belt-like substrate sheet 16A, captures insects and is supported by a support apparatus 11.例文帳に追加

捕虫器１０は、帯状をなす基材シート１６Ａの一方の面に接着剤層１６Ｂが積層された捕虫シート１６に虫を接着して捕獲可能に設けられ、支持装置１１によって支持される。 - 特許庁

The liquid LQ (including a film and droplets of the liquid LQ) which exists on the surface of the substrate P is trapped by using the trap member 60.例文帳に追加

トラップ部材６０を用いて、基板Ｐの表面に存在する液体ＬＱ（液体ＬＱの膜、滴などを含む）をトラップする。 - 特許庁

To provide a flying insect trap obtained by pasting a plurality of sheets of a substrate material and laminating, and preventing the paste sagging laminating them and leaking (blooming) of an adhesive to the surroundings of the substrate material.例文帳に追加

基材を複数枚貼り合せて積層した飛翔害虫捕殺具において、粘着剤の糊ダレおよび基材周囲への漏出（染み出し）を防止した捕殺具を提供すること。 - 特許庁

The charge trap memory device characterized by comprising a tunnel insulating film formed on a substrate and a charge trap layer formed on the tunnel insulating film and composed of a high-k dielectric insulating film doped with transition metal and in that the tunnel insulating film reacts with the metal of the charge trap layer and the metal is formed so that it is prevented from spreading to the substrate side.例文帳に追加

基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成され、遷移金属がドーピングされた高誘電率絶縁膜からなる電荷トラップ層とを備え、トンネル絶縁膜が電荷トラップ層の金属と反応することや、この金属が基板側に広がることを防止するように形成されたことを特徴とする電荷トラップ型メモリ素子である。 - 特許庁

The imaging apparatus 10 includes a prism optical system 4, an imaging device 51, a substrate 52, the case 3, a prism holder 6, a switching mechanism 7 and a trap T.例文帳に追加

撮像装置１０は、プリズム光学系４と撮像素子５１と基板５２とケース３とプリズムホルダ６と切換機構７とトラップＴとを備える。 - 特許庁

When the quantity of the treating solution contained in a trap tank decreases due to substrate treatment, the surface level of the treating solution in the flow passage section 15 gradually descends.例文帳に追加

基板処理によりトラップタンク内の処理液が減少すると、それに伴って流路部１５内の処理液の液面が徐々に低下する。 - 特許庁

To provide a substrate treatment apparatus in which a trap used to recover a liquid raw material is superior in a recovery factor and to provide a method of manufacturing a semiconductor device.例文帳に追加

液体原料を回収するトラップが回収率に優れた基板処理装置および半導体装置の製造方法を提供する。 - 特許庁

In the flying insect trap includes the plurality of substrate materials laminated, applied with the adhesive containing a polybutene-based resin, between each of the substrate materials and is used by being peeled from the sheet of the substrate material one by one, the side surface of the flying insect trap coated with an emulsion-based adhesive.例文帳に追加

複数の基材が、各基材間にポリブテン系樹脂を含む粘着剤が塗布された状態で積層されてなり、前記粘着剤が塗布された基材を1枚ずつ剥がして使用される飛翔害虫捕殺具において、飛翔害虫補殺具の側面がエマルジョン系接着剤で皮膜処理されたことを特徴とする、飛翔害虫捕殺具。 - 特許庁

A floating trap type nonvolatile memory cell comprises a semiconductor substrate 10, a gate electrode 27 formed on the substrate, and a tunneling insulating film 20, a charge storage layer 22, a blocking insulating film, and an impurity-doping layer formed on the substrate at both sides of a gate electrode sequentially formed between the substrate and the gate electrode.例文帳に追加

半導体基板１０、基板上に形成されたゲート電極２７、基板とゲート電極との間に順次に形成されたトンネリング絶縁膜２０、電荷貯蔵層２２、ブロッキング絶縁膜、ゲート電極の両側の基板に形成された不純物ドーピング層を含む。 - 特許庁

Directional sensors each excite and detect a surface wave, which propagates through a trap on a surface of a dielectric substrate, to reduce an effect of reflection on the end surface of the substrate, so that the transmission characteristics can be improved.例文帳に追加

誘電体基板の表面にトラップされて伝搬する表面波を、指向性センサで励振／検出することによって基板端面での反射の影響を軽減し、伝送特性の改善を図る。 - 特許庁

At least at a part 4 of the tunnel insulation film 5 in the vicinity of an interface with the semiconductor substrate 1, there provided is an electric charge trap level at which an electronic potential is higher than a Fermi level of the semiconductor substrate 1.例文帳に追加

トンネル絶縁膜５のうち少なくとも半導体基板１との界面付近の一部４には、電子ポテンシャルが半導体基板１のフェルミレベルよりも高い電荷トラップ準位が設けられている。 - 特許庁

In a gate electrode G in a memory cell region, a gate insulation film 4, a trap film 5, a block film 6 and an electrode film 7 are laminated on a silicon substrate 1.例文帳に追加

メモリセル領域のゲート電極Ｇは、シリコン基板１上にゲート絶縁膜４、トラップ膜５、ブロック膜６、電極膜７が積層されている。 - 特許庁

A charge trap layer 3 is formed on a substrate 1, and then, a bit line work mask 22 is formed where a region is opened with an embedded bit line formed therein.例文帳に追加

基板１上に電荷トラップ層３を形成した後、埋め込みビット線が形成される領域が開口されたビット線加工マスク２２を形成する。 - 特許庁

In a gap 12 between the substrate 4 and cap 5, a sulfur trap 9 is disposed which is composed of a Ag nanoparticle paste reacting with sulfur to produce sulfide.例文帳に追加

基板４とキャップ５との隙間１２に硫黄と反応して硫化物を生成するＡｇナノ粒子ペーストから成る硫黄トラップ９が配置される。 - 特許庁

A cooling trap 12 disposed under the substrate holding surface is forcedly cooled and causes many films to be deposited by collecting gas molecules which tend to be deposited.例文帳に追加

基板保持面より下方に設けられた冷却トラップ１２は、強制冷却され、堆積作用のあるガス分子を捕集して多くの膜を堆積させる。 - 特許庁

That is, the thin film, droplets or the like of the liquid LQ on the substrate P which cannot contact with the undersurface of the nozzle member 20 are trapped by the trap member 60.例文帳に追加

すなわち、ノズル部材２０の下面と接触することのできない、基板Ｐ上の液体ＬＱの薄膜、滴などをトラップ部材６０でトラップする。 - 特許庁

A cooling trap 12 provided at a portion lower than a substrate holding surface is cooled forcedly, and a gas molecular having sedimentation is captured to deposit a number of films.例文帳に追加

基板保持面より下方に設けられた冷却トラップ１２は、強制冷却され、堆積作用のあるガス分子を捕集して多くの膜を堆積させる。 - 特許庁

The charge trap layer CT is provided on the main surface of the silicon substrate 1a held between the first and the second source/drain regions SDLa and SDRa.例文帳に追加

電荷トラップ層ＣＴは第１および第２ソース／ドレイン領域ＳＤＬａ，ＳＤＲａに挟まれるシリコン基板１ａの主表面上に設けられている。 - 特許庁

The peak wavelength of the EL spectrum of the carrier trap layer is the longer wavelength equivalent to the band gap of the substrate and than the peak wavelength of the EL spectrum of the active layer.例文帳に追加

キャリアトラップ層のＥＬスペクトルのピーク波長は、基板のバンドギャップに相当する波長及び活性層のＥＬスペクトルのピーク波長よりも長い。 - 特許庁

A series of processes is performed by using the bit line work mask 22, i.e., the removal of the charge trap layer 3 exposed in the opening, the formation of a bit line insulating film 10 on a substrate surface with the charge trap layer 3 removed therefrom, and the formation of the embedded bit line 5 by ion implantation to the substrate 1 via the bit line insulating film 10.例文帳に追加

このビット線加工マスク２２を用いて、開口部に露出した電荷トラップ層３の除去、電荷トラップ層３が除去された基板表面へのビット線絶縁膜１０の形成、及びビット線絶縁膜１０を介しての基板１中へのイオン注入による埋め込みビット線５の形成の一連の工程を行う。 - 特許庁

The memory device is provided with an Si substrate 1, a gate insulating film 5 which is formed on the Si substrate 1 and comprises a carrier trap level (dangling bond 5a) and a gate electrode 6 formed on the gate insulating film 5.例文帳に追加

このメモリ装置は、Ｓｉ基板１と、Ｓｉ基板１上に形成され、キャリアトラップ準位（ダングリングボンド５ａ）を含むゲート絶縁膜５と、ゲート絶縁膜５上に形成されたゲート電極６とを備えている。 - 特許庁

When a constant current is fed from a constant-current source 4 to between the electrode 3 and substrate 1, charges are trapped at a trap center within the damaged layer of the substrate 1 and a potential of a conduction band in the vicinity of the surface of the substrate 1 is increased.例文帳に追加

定電流電源４により、水銀電極３とＳｉ基板１との間に一定電流を印加すると、Ｓｉ基板１のダメージ層内の捕獲中心に電荷がトラップされて、Ｓｉ基板１の表面付近における伝導帯のポテンシャルが上昇する。 - 特許庁

A non-volatile memory cell comprises a substrate, a source, a drain, and a gate on the channel insulated by a nonconductive charge trap material, interposed between a first and a second insulating layers.例文帳に追加

不揮発性メモリセルは、基板と、ソースと、ドレインと、第１および第２絶縁層に挟まれた非導電のチャージトラップ材により絶縁された前記チャネル上のゲートと、からなる。 - 特許庁

A gate insulating layer 5 is formed by sequentially stacking three layers of a tunnel oxide film 2, a charge trap film 3, and a block oxide film 4 in this order, on a silicon substrate 1.例文帳に追加

シリコン基板1の上には、トンネル酸化膜２、電荷トラップ膜３、ブロック酸化膜４の３層を積層して構成されたゲート絶縁膜５が形成されている。 - 特許庁

The trap area 5 is also formed on the side face of the insulating film 3a, and it is curved upward to the plate surface of the semiconductor substrate 1 by the insulating film 3a.例文帳に追加

トラップ領域５は、絶縁膜３ａの側面にも形成され、絶縁膜３ａによって半導体基板１の板面に対して上方に曲がった構成となっている。 - 特許庁

To provide an exhaust method of a substrate treatment device which can allow the gas undesired to react with a trapped substance to successively flow even when the trapped substance from the previous gas is already present in a trap.例文帳に追加

トラップに既に前のガスからの捕獲物がある場合にも、捕獲物と反応することを望まないガスを引き続いて次に流すことができるようにする。 - 特許庁

To provide a method of forming a thin film in which the interface property of a silicon substrate and a silicon oxide film is good, and which produces the thin film with good low interface trap density.例文帳に追加

低温で、シリコン基板とシリコン酸化膜との界面特性が良好であり、低界面トラップ密度の良質な薄膜を作製する薄膜形成方法を提案する。 - 特許庁