| 例文 |
test verificationの部分一致の例文一覧と使い方
該当件数 : 300件
A test circuit for extracting a function included in a circuit from a circuit topology or function descriptions, and for inputting a verification vector corresponding to the extracted circuit function is generated, and a verification result is obtained.例文帳に追加
回路トポロジや機能記述から、その回路に含まれる機能を抽出し、抽出された回路機能に応じた検証ベクタを入力可能なテスト回路を生成し、検証を行って結果を得る。 - 特許庁
(3) A verification mark to be affixed to the measuring instruments specified by the Cabinet Order set forth in Article 19, paragraph 1 or Article 106, paragraph 1 shall indicate the year and the month in which the verification test was conducted. 例文帳に追加
3 第十九条第一項又は第百十六条第一項の政令で定める特定計量器の検定証印には、その検定を行った年月を表示するものとする。 - 日本法令外国語訳データベースシステム
To easily prepare a high speed serial bus model, and to perform verification without deteriorating precision even when an asynchronous high speed serial interface circuit exists in a verification test bench.例文帳に追加
検証テストベンチにおいて、非同期の高速シリアルインターフェース回路が存在する場合でも、高速シリアルバスモデルを容易に作成できるようにするとともに、精度を低下させることなく検証を行う。 - 特許庁
Though the request from the G2 test part 9 and G3 test part 10 is put in a standby state, the waiting time of a G1 test part 8 is 4CPU_-C which is the same as for its single verification and needs no adjustment.例文帳に追加
これにより、G2テスト部9、G3テスト部10の要求は待たされることになるが、G1テスト部8の待ち時間は、単体検証時と同じ4CPU_Cで条件は同じになり、新たな調整の必要がなくなる。 - 特許庁
To provide a semiconductor memory test pattern forming method by which an accurate semiconductor memory test pattern can be made based on semiconductor memory designer's semiconductor memory test specifications and its verification is facilitated and the semiconductor memory test specifications can also be formed.例文帳に追加
半導体メモリ設計者の半導体メモリ試験仕様にもとづいて正確な半導体メモリ試験パターンを作成することができ、その検証を容易になし得ると共に、半導体メモリ試験仕様書も生成することができる半導体メモリ試験パターンの作成方法を提供する。 - 特許庁
In a processing (ST3), according to a test pattern 33 for verification and the event 34, simulation to the virtual scan chain is executed.例文帳に追加
処理(ST3)では、検証用のテストパターン33及び事象34に従って、仮想スキャンチェーンに対するシミュレーションを実行する。 - 特許庁
To improve efficiency of a test while considering an influence degree upon business related to a system including a verification target.例文帳に追加
検証対象を包含するシステムに係る業務に対する影響度を考慮しつつ、テストの効率化を図ることを目的とする。 - 特許庁
Accordingly, it is possible to shorten the design verification time, evaluation time and test time of a semiconductor integrated circuit in designing the system.例文帳に追加
したがって、システムを設計する際に、半導体集積回路の設計検証時間、評価時間および試験時間を短縮できる。 - 特許庁
A channel for simulating an actual apparatus and an actual ultrasonic flowmeter are used to perform verification by a simulation test in steps 102-104.例文帳に追加
ステップ102〜104で実機を模擬した流路及び実際の超音波流量計を利用した模擬試験による検証を行う。 - 特許庁
The method of measuring focus of the lithographic projection apparatus includes exposure of a photoresist covered test substrate with a plurality of verification fields.例文帳に追加
リソグラフィ投影装置の焦点を測定する方法は、フォトレジストで覆われた、複数の検証フィールドを備えるテスト基板の露光を含む。 - 特許庁
This method includes a step in which a reinitialization mode is performed without verifying the recording and reproducing device by using a disk for test having test reference information and test information is subsequently generated from generated defect management information, and a step in which reference information predicted by the test reference information is compared with the test information and verification results about the test information is provided.例文帳に追加
テスト基準情報を有するテスト用ディスクを使用して記録及び再生装置の検証をせずに再初期化モードを行った後、生成された欠陥管理情報からテスト情報を生成する段階と、テスト基準情報により予測された基準情報とテスト情報とを比較してテスト情報に関する検証結果を提供する段階とを含む。 - 特許庁
By visually editing the input object or output object and the input information or output information according to test item operations or verification order, a test specification and a manual can be created, an automatic test can be executed based on the edited test specification, and evidence as a test result is acquired corresponding to each test item and is output.例文帳に追加
前記入力対象または出力対象と前記入力情報または出力情報を試験項目の操作または検証の順番に従ってビジュアル的に編集していく事によって試験仕様書およびマニュアルを作成することができ、編集された試験仕様書を元に自動試験が実行でき、試験結果として試験項目毎に対応してエビデンスを取得し出力する - 特許庁
(a) Specified measuring instruments bearing the verification mark set forth in Article 72, paragraph 1 certifying the passage of a verification test executed by the Minister of Economy, Trade and Industry, or the prefectural governor, or Japan Electric Meters Inspection Corporation, or a person designated by the Minister of Economy, Trade and Industry (hereinafter referred to as a "designated verification body"). 例文帳に追加
イ 経済産業大臣、都道府県知事、日本電気計器検定所又は経済産業大臣が指定した者(以下「指定検定機関」という。)が行う検定を受け、これに合格したものとして第七十二条第一項の検定証印が付されている特定計量器 - 日本法令外国語訳データベースシステム
Article 29 (1) A verification mark shall, pursuant to the provisions of Ordinance of the Ministry of Land, Infrastructure, Transport and Tourism, be affixed onto any meteorological instruments that have passed a verification test. However, this shall not apply to those meteorological instruments difficult to affix a verification mark to for their structural reasons which are specified by Ordinance of the Ministry of Land, Infrastructure, Transport and Tourism. 例文帳に追加
第二十九条 検定に合格した気象測器には、国土交通省令の定めるところにより、検定証印を付する。ただし、その構造上検定証印を付することが困難な気象測器であつて、国土交通省令で定めるものについては、この限りでない。 - 日本法令外国語訳データベースシステム
In a system verification system, a function checker 29 compares a verification result of a test program 23 by an instruction level simulator 25 to a result from a function simulator 17 verifying an HDL 13 based on event information representing the verification item 11 related to operational specification.例文帳に追加
たとえば、テストプログラム23を命令レベル・シミュレータ25により検証した結果と、動作仕様に関する検証項目11をイベントで表現したイベント情報にもとづいて、HDL13を検証した機能シミュレータ17の結果とを機能チェッカー29により比較する。 - 特許庁
A verification simulator includes a storage part for storing the information of a model in which the operation of a device is described and a simulation processing part for performing the simulation processing of a verification target device based on the model and test input information.例文帳に追加
検証シミュレータは、デバイスの動作が記述されたモデルの情報を記憶する記憶部と、モデルとテスト入力情報とに基づいて検証対象デバイスのシミュレーション処理を行うシミュレーション処理部を含む。 - 特許庁
A run time checker 16 and a coverage checker 18 performing the verification of an application program at execution are provided, a class file 2 (13) is inputted, and the checker 16 performs verification at execution together with appropriate test data 15.例文帳に追加
アプリケーションプログラムの実行時の検証を行うランタイムチェッカ16とカバレッジチェッカ18を設け、classファイル2(13)を入力として、適切なテストデータ15と共にランタイムチェッカ16で実行時検証を行う。 - 特許庁
(3) In addition to what is provided for in the preceding paragraph, a registered verification body shall conduct a verification test fairly by a method which complies with the requirements listed in Article 32-4, paragraph (1), item (i) and item (ii). 例文帳に追加
3 前項に規定するもののほか、登録検定機関は、公正に、かつ、第三十二条の四第一項第一号及び第二号に掲げる要件に適合する方法により検定を行わなければならない。 - 日本法令外国語訳データベースシステム
A verification environment is automatically constituted for each of an analog circuit and a characteristic model thereof (step S120), and a test scenario is created by the use of a GUI on the basis of the constituted verification environment (step S130).例文帳に追加
アナログ回路およびその特性モデルについてそれぞれ自動的に検証環境を構築し(ステップS120)、構築した検証環境に基づきGUIを用いてテストシナリオを作成する(ステップS130)。 - 特許庁
A node N1 that is the start point of a logical link L1 to be verified transmits a logical link verification request message, over a control channel, to a node N3 that is the end point of the logical link to be verified, thereby notifying that a connectivity verification test begins (steps B1, B2).例文帳に追加
試験対象論理リンクL1の始点ノードN1が、コントロールチャネルを介して終点ノードN3に対して論理リンク検証要求メッセージを送信し、接続性検証試験を開始することを通知する(ステップB1,B2)。 - 特許庁
A reading part 500 reads and executes a scenario stored in a scenario DB, and generates test data(signal), and a model generation part 501 generates image data of a reference image used for the verification of a test result.例文帳に追加
読込部500は、シナリオDBに記憶されているシナリオを読み出して実行し、テストデータ(信号)を生成し、モデル生成部501は、テスト結果の検証に用いる基準画像の画像データを生成する。 - 特許庁
To execute simulation by generating an integrated test pattern by merging plural test patterns for verification at the time of simulation.例文帳に追加
複数の検証用テストパタンをシミュレーション時にマージして、一体化したテストパタンを生成し、シミュレーションを実施することのできる回路検証用シミュレーション装置及び回路検証用シミュレーション方法を提供する。 - 特許庁
To simplify a operation which prepares a plurality of test circuits, matched with a plurality of operation verification items in the case of an analog circuit, and to execute simulation operations required for each of these test circuits.例文帳に追加
動作検証項目が複数あるアナログ回路の場合、項目に合わせたテスト回路を複数作成し、テスト回路ごとにシミュレーションを行う必要があるが、これらの作業を簡単化する。 - 特許庁
When unverified items exist in the one chip verification (ST11) among the items 25 to be verified (in the case of NO), test items to verify the items are added to the test bench 12 (ST13).例文帳に追加
検証すべき項目25のうち1チップ検証(ST11)において検証していない項目がある場合(NOの場合)、この項目を検証するためのテスト項目をテストベンチ12に追加する(ST13)。 - 特許庁
An operation verification device 100 in one embodiment includes a program execution part 134 executing a test program for operation confirmation of the Web page.例文帳に追加
実施の1形態の動作検証装置100は、ウェブページの動作確認のためのテスト・プログラムを実行するプログラム実行部134を備える。 - 特許庁
To provide a washing method for a servo valve capable of surely removing the hydraulic oil used in an operation verification test from the inside thereof in a short time.例文帳に追加
動作確認試験で用いた作動油を内部から短時間で確実に除去することができるサーボ弁の洗浄方法を提供する。 - 特許庁
A database 402 for system verification including a shared test cruster 410 and a peripheral model cluster 420 is arranged in the VCDB 100.例文帳に追加
VCDB100内には、共用テストクラスタ410と周辺モデルクラスタ420とを含むシステム検証用データベース402が配置されている。 - 特許庁
To provide a method which realizes verification test, corresponding to the actual facilities and renews the facilities without reduction of the operating time of the facilities.例文帳に追加
実際の設備に即した検証試験ができ、設備の稼動時間を減少させることなく設備の更新をする方法を提供する。 - 特許庁
Then, logical simulation being a dynamic verification tool is executed, and variables or conditional expressions activated by a test pattern are stored in a storage part 120.例文帳に追加
次に、動的検証ツールである論理シミュレーションを実行し、テストパターンにより活性化した変数や条件式を記憶部120に格納する。 - 特許庁
In a test pattern load device 30, the test patterns to be executed are divided into a size storable in the memory 11 for storing the test patterns and stored in parallel and horizontal directions in the memory 11 for storing the test patterns, and test program information indicating the location of storage and division information on the number of divisions etc. are reported to a verification processing part 13.例文帳に追加
テストパターンロード装置30で、実行すべきテストパターンを、テストパターン格納用メモリ11に格納可能なサイズに分割してこれをテストパターン格納用メモリ11の水平方向並列に格納すると共に、その格納位置を表すテストプログラム情報及び分割数等の分割情報を検証処理部13に通知する。 - 特許庁
To provide a test support apparatus which can streamline the data verification of a database (RDB) across program introduction by information system development, a test support system, a method of controlling the test support apparatus, a program and a recording medium.例文帳に追加
情報システム開発におけるプログラムの導入前後におけるデータベース(RDB)のデータ検証作業を効率的に行うことが可能なテスト支援装置、テスト支援システム、テスト支援装置の制御方法、プログラム、及び記録媒体を提供することを目的とする。 - 特許庁
The CAN bus monitor 52 monitors the operation of an ECU 54 as the object of verification, and determines whether or not the actual operation of the ECU 54 is matched with the test specifications shown by the test script T22, and outputs a test report T24 showing the determination result to the outside.例文帳に追加
CANバスモニタ52は、検証対象であるECU54の動作を監視し、そのECU54の実際の動作が、テストスクリプトT22が表すテスト仕様に合致するか否かを判断し、判断結果を表すテストレポートT24を外部に出力する。 - 特許庁
This method includes a step in which a reinitialization mode is performed while examining the recorder/player by using a disk for test having test reference information and a physical defect and test information is subsequently generated from generated defect management information, and a step in which reference information predicted form the test reference information and the physical defect is compared with the test information and verification results about the test information are provided.例文帳に追加
テスト基準情報と物理的な欠陥を有するテスト用ディスクを使用して記録及び再生装置の検定をしながら再初期化モードを行った後、生成された欠陥管理情報からテスト情報を生成する段階と、テスト基準情報と物理的な欠陥により予測された基準情報とテスト情報とを比較してテスト情報に関する検証結果を提供する段階とを含む。 - 特許庁
To implement a function verification by inputting arbitrary image data within small circuit scale, without the need to prepare a test pattern or an expected value.例文帳に追加
テストパターンや期待値を予め用意する必要がなく、少ない回路規模で、任意の画像データを入力して機能検証の実施を可能にする。 - 特許庁
To easily and efficiently search the factor of a defect which has occurred due to an operation verification test in the case of developing a computer program.例文帳に追加
コンピュータプログラムの開発の際に、動作検証試験により発生した不具合の原因の究明を容易に且つ効率的に行えるようにする。 - 特許庁
An analyzing part 1404 analyzes detected description information for each of a system-mode operation and a test mode operation relating to the verification object circuit.例文帳に追加
解析部1404は、検出された記述情報を、検証対象回路に関するシステムモード動作およびテストモード動作の各々について解析する。 - 特許庁
To provide a random verification method and device for surely verifying all the available operations of a test object circuit.例文帳に追加
本発明は、試験対象回路の可能な動作の全てについて確実に検証可能なランダム検証方法及び装置を提供することを目的とする。 - 特許庁
To form a TEG (test element group) for improving verification accuracy in verifying the pattern dimension of a semiconductor element and verifying it without deteriorating its production yield.例文帳に追加
半導体素子のパターン寸法を検証する際の検証精度を高め、且つ、その歩留ま りを損なうことなく検証するためのTEGを形成する。 - 特許庁
To provide an apparatus and a method for verifying logic circuit design, capable of performing logic verification without preparing for test patterns.例文帳に追加
テストパタンの準備を行うことなく論理検証を実行できる論理回路設計検証装置及び論理回路設計検証方法を提供すること - 特許庁
(5) When an electric meter for which a verification test has been conducted bears a matching number set forth in Article 74, paragraph 2 or 3, the matching number shall be removed. 例文帳に追加
5 検定を行った電気計器に第七十四条第二項又は第三項の合番号が付されているときは、その合番号を除去する。 - 日本法令外国語訳データベースシステム
When the automation system has a change, a precision of a test run is inspected once so as to be unnecessary newly performing the high cost verification.例文帳に追加
しかし、この種の試験及びこの種の試験の計算処理を実施するための自動化システムを検証することは、高コストで時間を要する工程である。 - 特許庁
To provide a test program for an application program for accurately testing the picture of an application program without manually indicating a verification object.例文帳に追加
検証対象を手動により指定することなくアプリケーションプログラムの画面を正確にテストできるアプリケーションプログラムのテストプログラムを提供することを目的とする。 - 特許庁
To provide a support system for development test of information system capable of easily detecting a failure on software configuration and easily performing development verification of software.例文帳に追加
ソフトウェア構成上の不具合を容易に検出でき、ソフトウェアの開発検証を容易に行うことのできる情報システム開発試験支援システムを得る。 - 特許庁
To eliminate the need to generate a target program in which a test code is arranged every time verification is performed in an in-circuit emulator system.例文帳に追加
イン・サーキット・エミュレータシステムにおいて、検証を行う毎にテストコードを配置したターゲットプログラムを生成する必要をなくすことができることを目的とする。 - 特許庁
To shorten the time until an timing verified ATPG pattern is obtained by use of STA in a timing verification method of LSI test data.例文帳に追加
LSIテスト・データのタイミング検証方法において、STAの利用によってタイミング検証済みのATPGパターンを得るまでの時間を短縮すること。 - 特許庁
To improve the design quality by easily generating conditions severer than those actually occurring on a test bench to debug a verification object circuit.例文帳に追加
テストベンチ上に実際に起こるよりも厳しい条件を簡単に発生させ、検証対象回路のバグ出しを行ない設計品質の向上を図る。 - 特許庁
To provide a fare verification device capable of checking the operation of a fare calculation means even if test data limited to a necessity minimum is used.例文帳に追加
必要最小限に絞り込んだテストデータを用いても、運賃算出手段の動作を十分に確認できる運賃検証装置を提供する。 - 特許庁
Subsequently, a prescribed test pattern generation means for failure verification such as an ATPG is applied to the logic circuit after the sequence circuit is replaced by the combination circuit, thereby generating an input test pattern (step S2).例文帳に追加
続いて、順序回路を組み合わせ回路で置換した後の論理回路に対してATPG等の所定の故障検証用テストパターン生成手段を適用して入力テストパターンを生成する(ステップS2)。 - 特許庁
An information processor includes: generation means for transmitting data to a verification target from a description within a test bench program including a function of the verification target and for generating a data transmitting and receiving function to receive the data from the verification target; and implementation means for implementing the data transmitting and receiving function generated by the generation means and the function of the verification target in an emulator.例文帳に追加
検証対象の関数を含むテストベンチ・プログラム内の記述から検証対象へデータを送信すると共に、検証対象からデータを受信するデータ送受信関数を生成する生成手段と、生成手段で生成されたデータ送受信関数及び検証対象の関数をエミュレータに実装する実装手段と、を有することによって課題を解決する。 - 特許庁
This verification device or the like for a logic system described by a hardware description language has: a test bench production means executing the dynamic simulation; a static verification means executing static verification; and an error part specification means specifying an error part from results of the dynamic simulation and the static verification.例文帳に追加
ハードウェア記述言語により記述された論理システムの検証装置であって、動的シミュレーションを実行するテストベンチ作成手段と、静的検証を実行する静的検証手段と、前記動的シミュレーションと前記静的検証の結果から、エラー箇所を特定するエラー箇所特定手段を具備することを特徴とする論理システムの検証装置等、を提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| ※この記事は「日本法令外国語訳データベースシステム」の2010年9月現在の情報を転載しております。 |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
