「upper memory block」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The memory cell group block of the cross point constitution is controlled by divided right and left word line control blocks and divided upper and lower bit line control blocks and a switch group block.例文帳に追加

クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁

The three-level nonvolatile semiconductor memory device with a voltage control block shared by lower bit lines and upper bit lines is disclosed.例文帳に追加

下部ビット線と上部ビット線が電圧制御ブロックを共有する３−レベル不揮発性半導体メモリ装置を開示する。 - 特許庁

The cache management of processing data in the memory can be performed easily by controlling using an upper-level counter incrementing each time a block counter exceeds a number storable in the memory, in addition to the block counter incrementing at the time one block is completed in each processing means.例文帳に追加

各処理手段の1ブロック終了毎にインクリメントするブロックカウンタに加えて、ブロックカウンタがメモリに格納できる数を超える毎にインクリメントする上位カウンタを組み合わせて制御することで、メモリ上の処理データのキャッシュ管理を容易に行うことができる。 - 特許庁

The phase change memory device is provided with a memory cell block, a plurality of global bit lines, and bit line selection circuits connecting alternately a plurality of local bit lines to corresponding global bit lines out of the plurality of global bit lines at the upper end and the lower end of the memory cell block.例文帳に追加

相変化メモリ装置は、メモリセルブロック、複数本のグローバルビットライン、及びメモリセルブロックの上端及び下端で複数本のローカルビットラインを複数本のグローバルビットラインのうち対応するグローバルビットラインに交互に連結させるビットライン選択回路を備える。 - 特許庁

The nonvolatile memory element includes a lower electrode 12, an upper electrode 15, a recording layer 13 containing the phase changing material positioned between the lower electrode 12 and the upper electrode 15, and a block layer 14 which can block the phase change of the recording layer.例文帳に追加

下部電極１２と、上部電極１５と、下部電極１２と上部電極１５との間に設けられた相変化材料を含む記録層１３及び記録層の相変化をブロック可能なブロック層１４とを備える。 - 特許庁

The phase change memory device is provided further with a plurality of discharge circuits discharging voltage of the local bit lines, and the discharge circuit is connected alternately to a corresponding local bit line at the upper end and the lower end of the memory cell block.例文帳に追加

相変化メモリ装置は、ローカルビットラインの電圧を放電させる複数個の放電回路をさらに備え、放電回路は、メモリセルブロックの上端及び下端で対応するローカルビットラインに交互に連結される。 - 特許庁

When reading the JPEG decompressed data written in the frame memory 5, they are read from the upper side unit block and the data are compressed by the JPEG decompression/compression section 12 again.例文帳に追加

その後、フレームメモリ５で書き込まれたＪＰＥＧ伸張データを読み出す際に、上側の単位ブロックから読み出すようにして、ＪＰＥＧ伸張／圧縮部１２で再圧縮する。 - 特許庁

To provide a NAND flash memory element capable of preventing a delete disturbance by separating the well of a region on which a NAND flash memory cell is to be formed and distributingly forming the well on its upper part by each block so as to reduce a stress time m applied to each cell block, and to provide a well forming method thereof.例文帳に追加

ＮＡＮＤフラッシュメモリセルが形成されるべき領域のウェルを分離してその上部にブロック別に分散して形成させることにより、セルブロックに対するストレスタイムｍを減少させて消去デスターバンスを防止することが可能なＮＡＮＤフラッシュメモリ素子及びそのウェル形成方法を提供する。 - 特許庁

A lower series/parallel shift section is connected between a lower memory bank section and the input/output block section, and an interface logic circuit section generates a signal for selecting the upper or the lower memory bank section by an externally received write-in or read-out instruction.例文帳に追加

下部直／並列シフト部は下部メモリーバンク部と入／出力ブロック部の間に接続され、インターフェースロジック回路部は外部から受信された読み取り又は書き込み命令により上部又は下部メモリーバンク部を選択するための信号を発生する。 - 特許庁

When the last 2 bytes of even numbered or odd numbered large block in the flash memory R are read out, and the beginning 2 bytes of even numbered or odd numbered large block directly after the odd numbered or even numbered block in the flash memory L are read out, an address circuit ADSINC outputs upper 9 bits XADL 9-1 as +1 increment, reverses a FAL7, and supplies it to an address circuit CROSS.例文帳に追加

フラッシュメモリＲにおける偶数番目又は奇数番目の大ブロックの最後の２バイトを読み出し、フラッシュメモリＬにおける上記偶数番目又は奇数番目直後の奇数番目又は偶数番目の大ブロックの最初の２バイトを読み出す場合、アドレス回路ＡＤＳＩＮＣは、上位９ビットＸＡＤＬ９−１を＋１インクリメントして出力し、ＦＡＬ７を反転してアドレス回路ＣＲＯＳＳに供給する。 - 特許庁

The position and the type of the function block or a layout shape and a pitch of a memory cell can speedily and easily be judged, and the fault can efficiently be analyzed by viewing them from the upper layer with such a constitution.例文帳に追加

このような構成により、上層からみるだけで機能ブロックの位置および種類、あるいはメモリセルのレイアウト形状およびピッチを迅速に、かつ容易に判断でき、不良解析を効率的に行うことができる。 - 特許庁

A digital still camera 10 comprises: a mounting section 17 having an insertion port for inserting an SD memory card and provided on an upper surface 10U thereof; a card cover 17A provided to coat to block the inserted memory card; and an opening for inserting the special SD card into the cover 17A.例文帳に追加

デジタルスチルカメラ１０にＳＤメモリカードを挿入するための差込口を有する装着部１７をカメラ上面１０Ｕに設け、挿入されたＳＤメモリカードを塞ぐように覆うためのカードカバー１７Ａを設け、カードカバー１７Ａに対して特殊ＳＤカードを挿入するための開口部を形成する。 - 特許庁

When an image for synthesis processing is present in a cut block in a block synthesis circuit 58, the upper eight bits of an image signal at the side of a frame memory 51 and an image signal at the side of a synthesis signal generation circuit 53 (or the side of a synthesis signal input circuit 54) are inputted for synthesis processing, and the synthesized data are stored at a working memory 56.例文帳に追加

ブロック合成回路５８では、切り出されたブロック内に合成処理を行う画像が存在する場合には、フレームメモリ５１側の画像信号及び合成信号生成回路５３側（または合成信号入力回路５４側）の画像信号それぞれの上位８ビットが入力され、合成処理が行われ、作業メモリ５６に合成されたデータが格納される。 - 特許庁

An operational mode setting part 128 is set in a read-only mode in which writes to a nonvolatile memory 130 are disabled when an upper limit M of formatting related to the guaranteed number of rewrites to the nonvolatile memory 130 for which the number of formatting from the access device 100 is predetermined is reached and no deleted block remains.例文帳に追加

動作モード設定部１２８は、アクセス装置１００からのフォーマット回数があらかじめ決められた不揮発性メモリ１３０の書換保証回数に係るフォーマット上限回数Ｍに達し、消去済みブロックがなくなった時点で不揮発性メモリ１３０への書き込みを禁止するリードオンリモードに設定する。 - 特許庁

A piston projected amount hi representing the amount of projection of the tip part of each piston from the upper end surface of a cylinder block at the top dead center of each piston is measured for each cylinder when the engine is assembled, and the measured values are stored in a nonvolatile cylinder piston projected amount memory.例文帳に追加

エンジンの組付時、各ピストンの上死点においてその頂部がシリンダブロックの上端面から突き出す量を示す「ピストン突き出し量ｈｉ」を各気筒毎に計測してこれを不揮発性の気筒別ピストン突き出し量メモリに格納する。 - 特許庁

To provide a computer system capable of securing more UMB(upper memory block) area in an UMB and avoiding a situation in which system operation becomes impossible due to UMB shortage, and to provide a storage area securing method used in the computer system.例文帳に追加

ＵＭＡ内のＵＭＢ領域をより多く確保することができ、ＵＭＢ不足によってシステム動作が不可能になるという事態を回避することができるコンピュータシステム及びコンピュータシステムに用いられる記憶領域確保方法を提供する。 - 特許庁

Because the nonvolatile memory element has the block layer 14 capable of blocking the phase change of the recording layer 13, radiation is inhibited to the side of the upper electrode 15, and a phase changing area P is largely limited when a write current is applied.例文帳に追加

本発明によれば、記録層１３の相変化をブロック可能なブロック層１４を有していることから、上部電極１５側への放熱が抑制されるとともに、書き込み電流を印加した場合の相変化領域Ｐが大きく制限される。 - 特許庁

In a TC parallel unit serially connected type ferroelectric memory, a dummy upper electrode 25 which is not connected to another element is disposed in a capacitor of a terminal end of the block in which a block selecting transistor 6 or a plate line is disposed, so that an upper electrode 20 in the capacitor used for the cell is not disposed at an outermost periphery to prevent a deterioration of the ferroelectric capacitor characteristics.例文帳に追加

ＴＣ並列ユニット直列接続型強誘電体メモリにおいて、ブロック選択トランジスタ６、又は、プレート線が配置されるメモリセルブロックの終端のキャパシタ内に、他の素子に接続されないダミー上部電極２５を配置し、メモリセルに使用しているキャパシタ内の上部電極２０が最外周にこない様にして、ブロック終端部における、強誘電体キャパシタ特性の劣化を防止する。 - 特許庁

A NAND type memory 1 has a tunnel insulation layer 12, a charge storage layer 13, and a charge block layer 14, provided on an upper surface of a semiconductor substrate 11, and a plurality of control gate electrodes 15 and inter-cell insulating films 16 are provided thereupon alternately in a channel-length direction.例文帳に追加

ＮＡＮＤ型メモリ１において、半導体基板１１の表面上に、トンネル絶縁層１２、電荷蓄積層１３、電荷ブロック層１４を設け、その上に、チャネル長方向に沿ってそれぞれ複数の制御ゲート電極１５及びセル間絶縁膜１６を交互に設ける。 - 特許庁

The memory cell transistor MTr includes: a charge storage layer 23 provided above a P-type semiconductor substrate 10 and storing the electric charge: a semiconductor layer 25 formed on a top surface of the charge storage layer 23 via a block insulating layer 24; and a silicide layer 26 provided on the upper surface of the semiconductor layer 25.例文帳に追加

メモリセルトランジスタＭＴｒは、Ｐ型半導体基板１０の上方に形成され且つ電荷を蓄積する電荷蓄積層２３と、電荷蓄積層２３の上方にブロック絶縁層２４を介して形成された半導体層２５と、半導体層２５の上面に形成されたシリサイド層２６とを備える。 - 特許庁

In the case of the code information indicating white pixels discriminated as pixels to be thickened and arrayed one line upper or lower a horizontal black pixel line, code information corresponding to a count value obtained from the main scanning counting part 45 is substituted for a part of the code information and corresponding correction data are read out from the memory block 42 by using the substituted code information as an address and outputted.例文帳に追加

この際、太線化の対象画素と判別され、且つ当該画素が水平線分黒画素の１ライン上又は下の白画素であることを示すコード情報の場合、該コード情報の一部を、主走査カウント部４５からのカウント値に応じたコード情報に置き換えて、これをアドレスとしてメモリブロック４２から該当する補正データを読み出して出力する。 - 特許庁