「メモリ・セル」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

メモリ・セル集合体を操作するための方法、メモリ・コントローラ、メモリ・チップ、およびコンピュータ・プログラム例文帳に追加

METHOD FOR OPERATING MEMORY CELL ASSEMBLY, MEMORY CONTROLLER, MEMORY CHIP, AND COMPUTER PROGRAM - 特許庁

従来技術のゲート漏れ電流の問題がないメモリ・セル構造体およびその動作方法を提供する。例文帳に追加

To provide a memory cell structure without gate leak current, and an activation method thereof. - 特許庁

第１のレシーバ５２は、通常、送られた書込み情報を受け取って、その送られた書込み情報を、対応するメモリ・セル５６に伝えて格納する。例文帳に追加

The first receivers 52 ordinarily receive forwarded writing information and transmit the forwarded writing information to corresponding memory cells 56 and store them therein. - 特許庁

より速い駆動電流およびより小さな短チャネル効果を備え、微細化されたスタティック・ランダム・アクセス・メモリ・セルを提供する。例文帳に追加

To provide static random access memory cells which have a faster driving current and smaller short channel effect. - 特許庁

アナログ記憶装置アレイ中のフラッシュ・メモリ・セルをプログラムする方法および装置を提供すること。例文帳に追加

To provide a programming method and device programming a flash memory cell in an analog storage device array. - 特許庁

磁気ランダム・アクセス・メモリ（ＭＲＡＭ）において、メモリ・セルの半選択状態での意図しない記憶情報の変更を抑制する。例文帳に追加

To suppress the unintended change of storage information in the semi-selected state of a memory cell in a magnetic random access memory(MRAM). - 特許庁

目標メモリ・セルについての特性パラメータの値は、確率が最も高い２進値に変換される。例文帳に追加

The value of the characteristic parameter for the target memory cell is converted to a binary value for which the probability is highest. - 特許庁

このメモリブロックは、マトリックス状に配された複数のメモリセル２１０からなるメモリ・セル・アレイを有している。例文帳に追加

This memory block has a memory cell array consisting of a plurality of memory cells 210 arranged in a matrix state. - 特許庁

メモリ・セルが動作する電圧とメモリ・セルをアクセスする論理回路素子が動作する電圧との間の相対的な変動から生じる不安定性と書込み性問題を減少させるシステムは、電圧が許容可能な動作範囲内にないときにメモリ・アクセスを禁止する。例文帳に追加

The system for reducing instability and writability problems arising from relative variations between voltages at which memory cells and logic components that access the memory cells operate prohibits memory accesses when the voltages are not within an acceptable operating range. - 特許庁

外部アドレス信号（ＭＡ）がアドレス制御回路によって設定されたアドレスと同一であるときには、そのアドレスは冗長メモリ・ブロックに転送され、それによって、メモリ・セルの欠陥バイトは、メモリ・セルのスペア・バイトを用いて代替され、歩留りが改善される。例文帳に追加

When an external address signal MA indicates an address set by the address control circuit, the address is transferred to the redundant memory block and then a defective type of the memory cell is replaced with a spare byte of the memory cell to improve the yield. - 特許庁

書き換え可能データ記憶媒体（１００）は複数のメモリ・セルが論理的に分布する複数の柱状チャネル（１０８）を構成する誘電体材料（１０４）と、前記複数のメモリ・セルを実現するための前記複数の柱状チャネル内に充填された充填材料（１０６）とを備える。例文帳に追加

This rewritable data storage medium 100 is provided with dielectric materials 104 constituting a plurality of columnar channels 108 in which a plurality of memory cells are logically distributed, and filler materials 106 filling the plurality of columnar channels to realize the plurality of memory cells. - 特許庁

本発明のＤＲＡＭ１０は、リフレッシュの実行を指示する実行指示手段と、リフレッシュするメモリ・セルのロウ・アドレスを指定するアドレス指定手段と、実行指示手段からリフレッシュの実行を指示されると、アドレス指定手段に指定されたロウ・アドレスのメモリ・セルをリフレッシュする実行手段と、を含むように構成した。例文帳に追加

A DRAM 10 comprises an execution instruction means instructing execution of refreshing, an address specifying means specifying a row address of a memory cell to be refreshed, and an execution means refreshing a memory cell of a row address specified by the address specifying means when execution of refreshing is instructed from the execution instruction means. - 特許庁

メモリ・デバイス内のメモリ・セルを構成するトランジスタのボディ領域の履歴効果が引き起こすセルの不安定性により通常の使用中に誤動作するかもしれない欠陥メモリ・セルの検出のための信頼できる効果的で現実的な（テスト時間に関して）メカニズムを用いて、セルの安定性をテストするデータ処理装置と方法を提供すること。例文帳に追加

To provide a data processor and method for testing stability of a cell using a reliable, effective and practical (in connection with test time period) mechanism for detecting a defective memory cell that may malfunction in normal use due to unstableness of the cell caused by a hysteresis effect in a body region of transistors configuring the memory cell in a memory device. - 特許庁

抵抗交差点アレイ１０をなすメモリ・セル１２と、アレイ１０内の選択されたメモリ・セル１２の抵抗状態を検知するためのセンス・アンプ２４と、センス・アンプ２４の入力を一定の電圧までプル・アップするためのスイッチ３０とを含んでなることを特徴とする情報記憶デバイス８を提供する。例文帳に追加

An information storing device o8 comprises memory cells 12 constituting a resistance intersection array 10, a sense amplifier 24 for detecting a resistance state of the memory cell 12 selected in the array 10, and a switch 30 for pulling up an input of the sense amplifier 24 to fixed voltage. - 特許庁

ポリシリコン・ストラップ拡散領域と組み合わせた酸化物−窒化物−酸化物（ＯＮＯ）キャパシタを有する不揮発性メモリ・セルの製造方法を提供する。例文帳に追加

To provide a method for manufacturing a non-volatile memory cell having an oxide/nitride/oxide(ONO) capacitor combined with a polysilicion strap diffusion area. - 特許庁

各々が複数のメモリ・セル１を含む複数のメモリ・セクタ１５を有するメモリ素子２１が、階層的なセクタ・デコーディング手段を備える。例文帳に追加

A memory element 21 having a plurality of memory sectors 15 each sector of which includes a plurality of memory cells 1 is provided with a hierarchical sector decoding means. - 特許庁

本発明の例示的実施形態では、方法に、破壊読出モードをイネーブルするステップが含まれ、破壊読出モードは、アドレッシングされたＤＲＡＭメモリ・セル内に保管された情報のビットを破壊的に読み取るためのものである。例文帳に追加

This method comprises a step in which a destructive read mode is enabled, the destructive read mode is a mode for read out destructively a bit of information stored in a DRAM memory cell being addressed. - 特許庁

誘電性材料３７により、対状態で隔てられて配置された３個またはそれ以上の積層電極３３、３４、３５を有するメモリ・セルから成り、それにより電極の対がそれぞれコンデンサー層を形成する、メモリ装置を構成する。例文帳に追加

The memory device including memory cells having at least three stacked electrodes 33, 34, 35 spaced apart pairwise by dielectric material 37 so that the pairs of electrodes form respective capacitor layers. - 特許庁

一つの本体（半導体レール）領域と第１および第２の拡散電極を各々含む完全に空乏状態の第１および第２の転送デバイスを有するメモリ・セル（２素子型ＤＲＡＭ）である。例文帳に追加

The DRAM cell is a memory cell (two-device type DRAM) including first and second transfer devices in a completely deplete state each including one body(semiconductor rail), and first and second diffusion electrodes. - 特許庁

加えて、従来のディープ・トレンチ・キャパシタ構成よりも著しく少ないプロセスのコストおよび複雑さでメモリ・セルを形成することができる。例文帳に追加

Furthermore, a memory cell can be fabricated with significantly lower process cost and complicacy than those of the conventional deep trench capacitor arrangement. - 特許庁

プログラミング回路は、第１および第２の比較結果に基づいてフラッシュ・メモリ・セルを反復プログラムするために、第１の振幅よりも小さい第２の振幅に対応する第２のプログラム・パルスを発生する。例文帳に追加

The programming circuit generates a second program pulse corresponding to second amplitude being smaller than the first amplitude to perform repetition program of a flash memory cell based on the first and the second compared result. - 特許庁

具体的には、メモリ・セル・アレイ１１への消去・書き込み処理サイクルにおいて、アクセス・セクタと異なるセクタのセル検査を実行し、不良セルの救済処理が実行される。例文帳に追加

Concretely, in the memory, the relieving processing of the defective cell is executed by executing the cell check of a sector different from an access sector in an erasure/write-in processing cycle to a memory cell array 11. - 特許庁

磁気メモリ・セルの予測可能な切換挙動の原因となる端領域内のランダムな向きの磁化パターンを除去し、安定化した磁気メモリを提供する。例文帳に追加

To provide a stabilized magnetic memory by eliminating a magnetization pattern in random directions in an edge region which otherwise causes predictable switching behavior of a magnetic memory cell. - 特許庁

磁気トンネル接合（ＭＴＪ）装置は、磁気ディスク・ドライブ内の磁界センサとして、または 磁気ランダム・アクセス（ＭＲＡＭ）アレイ内のメモリ・セルとして使用可能である。例文帳に追加

The magnetic tunnel junction(MTJ) device can be used as a magnetic field sensor in a magnetic disk drive or as a memory cell in a magnetic random access memory(MRAM) array. - 特許庁

フラッシュ・メモリ装置１０は、通常動作のバックグランド動作として、外部アドレスと独立して生成された内部アドレスに従って、メモリ・セル・チェック及び冗長セルへのデータ置換処理を実行する。例文帳に追加

A flash memory 10 executes a memory cell check and data replacement processing to a redundant cell as the background operation of the normal operation, according to internal addresses formed independently from external addresses. - 特許庁

第１電流源は第１電流を生成し、第１電流から導出される電圧は、相互接続されたビット・セルのストリングにおけるメモリ・セルの位置と共に変化するセル位置依存温度係数を少なくとも部分的に含む。例文帳に追加

The first current source generates first current, and voltage derived from the first current at least partially comprises a cell position dependent temperature coefficient varying with the position of a memory cell in the string of bit cells connected with each other. - 特許庁

浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法例文帳に追加

IMPROVED SPLIT GATE TYPE NON-VOLATILE FLASH MEMORY CELL AND ARRAY WHICH HAVE FLOATING GATE, CONTROL GATE, SELECTION GATE, AND ERASE GATE WITH OVERHANG ON FLOATING GATE, AND METHOD FOR MANUFACTURING - 特許庁

反強磁性ＡＦＭ層を有し、磁気ディスク・ドライブ中の磁界センサ、または磁気ランダム・アクセスアレイ中のメモリ・セルとして使用する磁気トンネル接合ＭＴＪデバイス。例文帳に追加

To provide a magnetic tunnel joining (MTJ) device having an antiferromagnetic (AFM) layer and used as a magnetic sensor in a magnetic disk drive or a memory cell in a magnetic random access array. - 特許庁

ロウおよびカラムに編成された複数のメモリ・セルを有するダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）システムのアクセス・サイクル・タイムを向上させる。例文帳に追加

To improve access cycle time of a dynamic random access memory (DRAM) system having a plurality of memory cells constituted of rows and columns. - 特許庁

磁気メモリ・セル４０は、さらに、データ記憶層５０の両側の縁に近い一対の端領域５７および５８の磁化方向をピン留めする安定化材料５５および５６の層を有する。例文帳に追加

The magnetic memory cell 40 further includes layers made of stabilization materials 55 and 56 which pin magnetization directions of a pair of edge regions 57 and 58 positioned close to opposite peripheries of the data storage layer 50. - 特許庁

選択されるセルの動作が、隣接したメモリ・セル記憶サイトへ影響を及ぼさないようにする開放電圧は、選択されるセルのすぐ近くの隣接セルのコントロール・ゲートへ印加されることができる。例文帳に追加

Open voltage for preventing that operation of the selected cell affects an adjacent memory cell storage site can be applied to a control gate of an adjacent cell being near the selected cell. - 特許庁

スタティック・ランダム・アクセス・メモリ・セル３００は、半導体基板上の１つ以上のフィンを備える２つの非プレーナ型パスゲート・トランジスタを備える。例文帳に追加

The static random access memory cells 300 contain two non-planar pass-gate transistors having one or more fins on a semiconductor substrate. - 特許庁

本発明は、製造のコストおよび複雑さを過度に増大させることなしに、セル密度を増大させるメモリ・セルおよびその形成方法を提供する。例文帳に追加

To provide a memory cell, and its fabricating method, in which cell density can be increased without increasing the fabrication cost or the complicacy excessively. - 特許庁

各メモリ・セルの前記充填材料が、第１の記憶可能な論理値に対応する少なくとも１つの第１の形態と、第２の記憶可能な論理値に対応する少なくとも１つの第２の形態を有する。例文帳に追加

The filler material of each memory cell has at least a first form corresponding to a first storage enabling logical value, and at least a second form corresponding to a second storage enabling logical value. - 特許庁

１つの実施例では、充填された王冠型メモリ・セルは記憶ノード・プラグ（王冠型セル・プラグ）および後で作成されるポリシリコンの円柱体またはそれと同等の３次元構造体を有する。例文帳に追加

A packed crown-shaped memory cell has a memory node plug (crown-shaped cell plug) and a polysilicon cylinder formed later or a three- dimensional structure similar to this. - 特許庁

ＮＶＭデバイス１１０は、不揮発性メモリ・セルのアレイと直前の待ち状態のプログラム動作のパスをモニタするための書込み状態マシン１１５とを備える。例文帳に追加

The NVM device 110 includes a non-volatile memory cell array and a writing state machine 115 for monitoring a pass signal of the immediately preceding program operation in a standby state. - 特許庁

複数のメモリ・セルの消去オペレーションを等化するために、消去オペレーション中に補正電圧を不揮発性メモリ・システムに印加する。例文帳に追加

In order to equalize the erasure operation of a plurality of memory cells, a correction voltage is applied to a nonvolatile memory system during the erasure operation. - 特許庁

エラー検出訂正モジュールによるエラー訂正が失敗した場合、エラー訂正が成功するまで、少なくとも一度、一つ以上の修正基準電圧を用いて、フラッシュメモリ・セルの再読み出しを行う。例文帳に追加

In the event of failure to correct an error by an error detection and correction module, re-reading out of a flash memory cell is attempted at least once by using one or more correction reference voltages. - 特許庁

一つ以上のフラッシュメモリ・セルからデータを読み取るための、そして読み取りエラーから復旧するための、方法、デバイスおよびコンピュータで読み込み可能なコードを提供する。例文帳に追加

To provide a method, a device and a computer-readable code for reading data out of one or more flash memory cells and for restoration from a reading error. - 特許庁

炭化ケイ素（ＳｉＣ）を使用して非平衡電荷の分離および高速で非破壊充放電の両方を可能にする１トランジスタ（１Ｔ）不揮発性ランダム・アクセス・メモリ・セルを提供する。例文帳に追加

To provide a one-transistor (1T) nonvolatile random access memory (NVRAM) cell that utilizes silicon carbide (SiC), enabling both the isolation of nonequilibrium charge, and fast and nondestructive charging/discharging. - 特許庁

エラー訂正が成功した後、当座の間フラッシュメモリ・セルにデータ（例えば、読み出したデータの信頼可能な値）を再書き込みすることなく、以降の読み出しリクエストを処理する。例文帳に追加

For some time after the error is successfully corrected, no data (for instance a reliable value of data that have been read out) are re-written in, and subsequent read-out requests are processed. - 特許庁

第２電圧がシンク線に現れる場合には、これが、サブアレイのいずれかのデータと入力データとの間の不一致または、有効メモリ・セル内の無効状況を示し、シンク線が第２電圧に維持される。例文帳に追加

When the second voltage appears on the synkline, it is indicated that any data of the sub-arrays does not coincide with input data, or an invalid state in a valid memory cell is indicated, and the synkline is kept at the second voltage. - 特許庁

遅延ライト・バック・モードがイネーブルされ、この遅延ライト・バック・モードは、アドレッシングされたＤＲＡＭメモリ・セルに後で情報のビットを復元するためのものである。例文帳に追加

A delay write-back-mode is enabled, this delay write-back-mode is a mode for restoring bit of information in the DRAM memory cell being addressed afterward. - 特許庁

その数が２を遙かに超える多数のビットを格納する能力のあるメモリ・セルを備える高密度のフラッシュ・メモリ・マトリクスの開示を提供する。例文帳に追加

To provide a high-density flash memory matrix comprising a memory cell capable of storing many bits, the number of which is far larger than two. - 特許庁

第２の手順（通常はプログラムである）は、電荷捕獲構造内の負の電荷を増大する第３のバイアス装置を含むメモリ・セル内に高しきい値状態を確立するために使用される。例文帳に追加

A second procedure (normally program) is used for establishing a high-threshold state within the memory cell, including a third biasing device that increases the negative charge within the charge capture structure. - 特許庁