意味 | 例文 (999件) |
下半の部分一致の例文一覧と使い方
該当件数 : 15560件
金属合金部品の少なくともひとつの形状を形成するように互いに組み合わせすることができる下半型及び上半型と、溶融金属を前記下半型内に供給する装置とを包含する。例文帳に追加
The machine comprises a lower half-mold and an upper half-mold that can be coupled with each other so as to form the shape of at least one of the metal alloy components, and a device for supplying the molten alloy in the lower half-mold. - 特許庁
下側部分は、半楕円形状、部分半楕円形状、又は部分半円形状を有し、上側部分は、下側部分に連結された一対の直線壁を有する。例文帳に追加
The lower part has a semiellipsoidal shape, a partially semiellipsoidal shape or a partially semicircle shape, and the upper part has a pair of linear walls connected to the lower part. - 特許庁
半導体製造装置のセットアップ時間を削減し、設備稼働率の低下、スループットの低下を防止することができる半導体製造装置および半導体装置の製造方法を提供する。例文帳に追加
To provide semiconductor manufacturing equipment that can reduce a setup time and can prevent a capacity utilization rate from being declined and a throughput from being deteriorated. - 特許庁
リードフレームの上下両面に半導体チップを搭載するにあたって、上下面の半導体チップとリードフレームとの間および半導体チップ間を良好に接続する。例文帳に追加
To excellently connect semiconductor chips on an upper and a lower surface of a lead frame to the lead frame and to each other when the semiconductor chips are mounted on both upper and lower surfaces of the lead frame. - 特許庁
基板1’の第一箇所P1が半田供給装置4に支持された半田ワイヤ2の真下で停止した状態で、半田ワイヤ2を真下に等速で繰り出し、ワイヤ先端を第一箇所P1に当接させて溶融させる。例文帳に追加
While a first point P1 of a substrate 1' is stopped just below a solder wire 2 supported by a solder supply unit 4, the solder wire 2 is let out down below at a constant speed so that the end of the wire is brought in contact and melted with the first point P1. - 特許庁
前記低速度で塗布ノズル40が下降すると共に糸半田36を繰り出して、塗布ノズル40が最下限の半田塗布高さ位置に到達して、ワーク3上に糸半田36を溶融しながら塗布する。例文帳に追加
The applying nozzle 40 is lowered at low speed and also the wire solder 36 is fed and, after the applying nozzle 40 arrives at the lowermost limit solder applying height position, the wire solder 36 is applied to the workpiece 3 while being melted. - 特許庁
半導体発光素子10を構成する下地層2を、X線ロッキングカーブにおける半値幅が90秒以下の高結晶Al含有窒化物半導体から構成する。例文帳に追加
A base layer 2 which constitutes the semiconductor light-emitting device 10 is formed of a highly crystalline Al-containing nitride semiconductor, having a half-value width of 90 sec. or smaller for the X-ray locking curve. - 特許庁
このため、起床状態での利用者Aの上半身A1の体重が下半身マットレス4の端部4aから離れた位置に作用し、下半身マットレス4における前記体重の支持面積が大きくなる。例文帳に追加
The weight of the upper half body A1 of the user A in the rising state, therefore, acts on the position apart from the end 4a of the lower half body mattress 4 and the supporting area of the weight at the lower half body mattress 4 increases. - 特許庁
半導体素子を複数に形成した半導体基板を半導体素子ごとに分割して個々の半導体装置を形成する際の分割の品質を低下させることなく、加工タクトを向上させる。例文帳に追加
To improve a processing cycle time without lowering quality of division when a semiconductor substrate having a plurality of semiconductor elements formed is divided by semiconductor element to form individual semiconductor devices. - 特許庁
有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングした有機半導体素子を得ることができる有機半導体素子の製造方法を提供する。例文帳に追加
To provide a manufacturing method of an organic semiconductor element capable of obtaining an organic semiconductor element having an easily patterned organic semiconductor layer without decreasing a mobility of the organic semiconductor layer. - 特許庁
半導体レーザ素子1は、正方形状に壁開された半導体層2と、半導体層2の上面2aに形成された電極3と、半導体層2の下面2bに形成された電極4とを備える。例文帳に追加
The semiconductor laser device 1 includes a semiconductor layer 2 cleaved into square shapes, an electrode 3 formed on the upper surface 2a of the semiconductor layer 2, and an electrode 4 formed on the lower surface 2b of the semiconductor layer 2. - 特許庁
下記一般式(1)に示す有機半導体材料であり、この半導体材料からなる半導体薄膜を備えた有機薄膜トランジスタ(半導体装置)である。例文帳に追加
The organic thin film transistor (the semicnductor device) is the organic semiconductor material shown in the equation (1), and has a semiconductor thin film comprising a semiconductor material. - 特許庁
上側の半導体チップの外形サイズが下側の半導体チップよりも大きいCOC構造であっても、半導体チップとリードフレームとの間を効果的に接続可能な半導体装置を提供する。例文帳に追加
To provide a semiconductor device where semiconductor chips can be effectively connected to a lead frame even if the semiconductor device has a COC structure composed of an upper semiconductor chip and a lower semiconductor chip smaller than the upper semiconductor chip in external size. - 特許庁
III族窒化物半導体基板形成用基板1は、III族窒化物半導体膜13上に、III族窒化物半導体層を成長させ、下地基板11を除去し、III族窒化物半導体基板を得るために使用されるものである。例文帳に追加
The substrate 1 for forming a group III nitride semiconductor substrate is to be used for obtaining a group III nitride semiconductor substrate by growing a group III nitride semiconductor layer on the group III nitride semiconductor film 13 and removing the base substrate 11. - 特許庁
本発明は、上記半導体装置用接着剤により、半導体素子がプラスチックフィルム上に接着されており、かつ接着される半導体素子の厚さが50μm以下である半導体装置も含む。例文帳に追加
A semiconductor device in which a semiconductor element is bonded onto a plastic film with the adhesive for the semiconductor device and the thickness of the semiconductor element to be bonded is ≤50 μm is also included. - 特許庁
本発明は、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングした有機半導体素子を得ることができる有機半導体素子の製造方法を提供することを主目的とする。例文帳に追加
To provide a manufacturing method of an organic semiconductor element capable of manufacturing an organic semiconductor element in which an organic semiconductor layer is patterned easily without lowering the mobility thereof. - 特許庁
半導体原料を液相において結晶成長させて半導体超微粒子を製造するにあたり、半導体結晶を成長させる過程を遮光条件下で行う半導体超微粒子の製造方法。例文帳に追加
When the semiconductor superfine particles are produced by subjecting a semiconductor raw material to crystal growth in a liquid phase, the process for growing semiconductor crystallites is carried out under light- shielding conditions. - 特許庁
半導体基板表層の酸素濃度低下を抑制しつつ、半導体基板表層のCOPを低減させることによって、半導体デバイスの高歩留まりを実現する半導体基板の製造方法を提供する。例文帳に追加
To provide a manufacturing method of a semiconductor substrate achieving a high yield in a semiconductor device by suppressing a decrease in the oxygen concentration of a semiconductor substrate surface layer and reducing a COP in the semiconductor substrate surface layer. - 特許庁
半導体層の上面を含む半導体層内の領域のうち、半絶縁層の端部の下側の領域に、第1半導体領域が形成されている。例文帳に追加
Among regions in the semiconductor layer including a top face of the semiconductor layer, a first semiconductor region is formed in a region below an end part of the semi-insulating layer. - 特許庁
多孔質支持体の表面をポリアミド薄膜で被覆した複合半透膜において、該複合半透膜から抽出される陰イオン界面活性剤の量が、複合半透膜重量1k g 当たり9g 以下である複合半透膜。例文帳に追加
In the composite diaphragm with the surface of a porous support coated with polyamide membrane, the amount of an anion surfactant extracted from the diaphragm is 9 g or less per 1 kg weight of the composite diaphragm. - 特許庁
半導体層の上面を含む半導体層内の領域のうち、半絶縁層の下側の少なくとも一部の領域に、第2半導体領域が形成されている。例文帳に追加
Among the regions in the semiconductor layer including the top face of the semiconductor layer, a second semiconductor region is formed in at least a part of a region below the semi-insulating layer. - 特許庁
有機半導体膜の特性の低下を好適に防止し得る有機半導体装置を製造する有機半導体装置の製造方法、信頼性の高い有機半導体装置および電子機器を提供すること。例文帳に追加
To provide a method for manufacturing an organic semiconductor device, an organic semiconductor device and an electronic apparatus, all of which can substantially prevent degradation of properties of an organic semiconductor film. - 特許庁
半導体装置の下地金属膜5の上に半田バンプ6を形成する工程と、カルボン酸を含み且つ減圧された雰囲気A中に半導体装置及び半田バンプ6を配置して加熱する工程とを含む。例文帳に追加
This method of manufacturing a semiconductor device comprises a process of forming the solder bumps 6 on a base metal film 5 of a semiconductor device, and a process of heating the semiconductor device and solder bumps 6 in a decompressed atmosphere A containing a carboxylic acid. - 特許庁
半田付け装置8内の温度を上昇させることによって、半田6を溶融し、その後に半田付け装置8内の温度を低下させて、接合面2a、4aを半田付けする。例文帳に追加
The solder 6 is melted by raising the temperature in the soldering device 8, and the soldering surfaces 2a and 4a are soldered to each other by lowering the temperature in the soldering device 8. - 特許庁
半導体装置10Aは、半導体基板11と、半導体基板11の側面を被覆する第1被覆層21と、半導体基板11の下面に形成された配線14等を具備している。例文帳に追加
The semiconductor device 10A comprises: a semiconductor substrate 11, a first covering layer 21 for covering the side of the semiconductor substrate 11, wiring 14, or the like formed on the lower surface of the semiconductor substrate 11. - 特許庁
この底刃16の円弧の半径r1は、刃部12の半径r2に対して、その半径r2を越え、半径r2の10倍以下の範囲内における値に設定される。例文帳に追加
The radius r1 of a circular arc of the end cutting edge 16 is set to a value exceeding a radius r2 within a range 10 times or less the radius r2 relative to the radius r2 of the edge part 12. - 特許庁
絶縁性基板上に下地絶縁層を介して半導体層が形成された半導体装置において、絶縁性基板に含まれている不純物が半導体層に作用するのを防止して、半導体装置の信頼性を向上させる。例文帳に追加
To improve the reliability of a semiconductor device in which a semiconductor layer is formed through a base insulating layer on an insulating substrate by preventing impurities contained in the insulating substrate from acting on the semiconductor layer. - 特許庁
半導体装置の歩留りの低下を抑制することが可能な半導体基板洗浄装置、半導体基板洗浄方法および半導体装置の製造方法を提供する。例文帳に追加
To provide a device and method for cleaning a semiconductor substrate and a method for manufacturing the semiconductor substrate capable of restricting a reduction in a production yield of the semiconductor substrate. - 特許庁
セルフアライメント性の低下による半田付け不良を防止することができる半田ペーストおよびこの半田ペーストを用いた半田付け方法を提供することを目的とする。例文帳に追加
To provide a solder paste with which a soldering defect due to the degradation in self-alignment property is prevented and a soldering method using the solder paste. - 特許庁
歩留りや稼働率を低下させることなく、半導体チップを封止する封止樹脂の半導体チップ周辺に存在する気泡の除去を可能とする半導体装置の製造方法及び半導体装置を提供する。例文帳に追加
To provide a method for manufacturing a semiconductor device, enabling removing bubbles caused in the vicinity of a semiconductor chip by a sealing resin for sealing the semiconductor chip without causing deterioration in yield and operation rate, and to provide a semiconductor device. - 特許庁
本発明の半導体装置の製造方法では、半田クリーム28Aを介して半導体素子12Aをアイランド14の下面に配置し、このままの状態でリフロー工程を行い、半田クリーム28Aを溶融させている。例文帳に追加
In the method of manufacturing the semiconductor device, a semiconductor element 12A is disposed on a lower face of an island 14 through a solder cream 28A to carry out a reflow step in this state to melt the solder cream 28A. - 特許庁
配線基板の下面に、半田ボールが接続されるボール用ランドと半田ボールが接続されないテスト用ランドとが設けられた半導体装置(半導体パッケージ)のテスト精度を向上させる。例文帳に追加
To improve the accuracy of test of a semiconductor device (semiconductor package) in which a land for ball to be connected with a solder ball and a land for test not connected with a solder ball are provided on the undersurface of a wiring board. - 特許庁
半導体製造工程において半導体基板を保持するサセプタにおいて、処理装置内への収納時等における半導体基板の落下を防止し、半導体基板のバッチ処理枚数を増加させ、処理効率の向上を図る例文帳に追加
To prevent a semiconductor substrate from dropping when it is received in a processing unit, to increase the number of semiconductor substrates to be processed in a batch, and to improve processing efficiency in a susceptor for holding the semiconductor substrates in a semiconductor manufacturing process. - 特許庁
半導体ウエハ上に形成される接着剤層の性能低下が抑えられる半導体ウエハのバックグラインド方法、半導体ウエハのダイシング方法、及び半導体チップの実装方法を提供する。例文帳に追加
To provide a back grinding method of a semiconductor wafer, a dicing method of the semiconductor wafer, and a method of mounting a semiconductor chip, which prevent the degradation of performance of an adhesive layer formed on a semiconductor wafer. - 特許庁
そして、噴流ノズル1、2の間には半田流れ案内板4、5が溶融半田Sの半田面Fより上の溶融半田が落下する点に設けられている。例文帳に追加
Between the jet nozzles 1 and 2, solder flow guide plates 4 and 5 are installed at a point where molten solder above the solder surface F of the molten solder S falls. - 特許庁
GaN系半導体等の窒化物系半導体からなる半導体素子層からGaN基板等の基板を良好に分離することにより、歩留まりの低下を抑制した窒化物系半導体素子の製造方法を提供する。例文帳に追加
To provide a manufacturing method of a nitride-based semiconductor element for suppressing the decline of a yield by excellently separating a substrate such as a GaN substrate from a semiconductor element layer composed of a nitride-based semiconductor such as a GaN-based semiconductor. - 特許庁
接着材層の性能低下を招かない、半導体ウェハのバックグラインド工程、半導体ウェハのダイシング工程、半導体チップのフリップチップ実装に適した半導体ウェハの加工用テープを提供する。例文帳に追加
To provide a processing tape for a semiconductor wafer which tape does not cause a drop in the performance of an adhesive layer and is fit for a semiconductor wafer back grinding process, a semiconductor wafer dicing process, and a semiconductor chip flip-flop mounting. - 特許庁
半導体装置10は、半導体基板11と、半導体基板11の上面(第2主面)に搭載されたヒートシンク(放熱体)と、半導体基板11の下面(第1主面)に形成された配線14等を具備している。例文帳に追加
The semiconductor device 10 comprises: a semiconductor substrate 11, a heat sink (radiator) mounted on the upper surface (second main surface) of the semiconductor substrate 11, and wiring 14 or the like formed on the lower surface (first main surface) of the semiconductor substrate 11. - 特許庁
半導体装置であって、半導体基板12と、半導体基板12の上面に形成されている第1電極30と、半導体基板の下面に形成されている第2電極32とを有する。例文帳に追加
The semiconductor device includes a semiconductor base 12, a first electrode 30 formed on an upper surface of the semiconductor base 12, and a second electrode 32 formed on a lower surface of the semiconductor base. - 特許庁
半導体装置の特性の低下を抑えて低コストで製造することが可能な導電性ペースト、半導体装置用電極、半導体装置および半導体装置の製造方法を提供する。例文帳に追加
To provide: conductive paste capable of being manufactured at low cost with degradation of characteristics of a semiconductor device restrained; an electrode for a semiconductor device; a semiconductor device; and a method of manufacturing a semiconductor device. - 特許庁
半導体層を構成する化合物半導体と異なる材料からなる基板とこの上に成膜されたIII族化合物半導体層を有し、発光波長の波長分布σが5nm以下の化合物半導体ウェーハを提供する。例文帳に追加
To provide a semiconductor wafer which includes a substrate made of a material different from a compound semiconductor forming a semiconductor layer and a group III compound semiconductor layer formed thereupon, and has an emission light wavelength distribution σ of ≤5 nm. - 特許庁
複数の半導体チップを積層した半導体装置(システムインパッケージ)において、下段側の半導体チップの配線端子を露出させるために上段側の半導体チップのチップサイズが制約される。例文帳に追加
To solve a problem that the chip size of a semiconductor chip arranged on the upper side is restricted in order to expose a wiring terminal of a semiconductor chip arranged on the lower side in a semiconductor device (System in Package) obtained by laminating a plurality of semiconductor chips. - 特許庁
位置決めステージ4にて実装基板2上の電極位置を半導体デバイス1の半田バンプに位置決めし、搭載ノズル5を降下させて半導体デバイス1の半田バンプを実装基板2に接触させる。例文帳に追加
Positions of electrodes of the mounting board 2 are determined so as to align with solder bumps of the semiconductor device 1 by a positioning stage 4, and solder bumps of the semiconductor device 1 are brought into contact with the mounting board 2 by letting down the loading nozzle 5. - 特許庁
読出ゲート部ROGの下部に半導体領域EPCR_2を設け、半導体領域EPCR_1に繋げて、半導体領域EPCR_1と半導体領域EPCR_2とでオーバーフローバリア領域OFBの全周囲を取り囲むようにする。例文帳に追加
A semiconductor area EPCR_2 is provided at a lower part of a reading gate part ROG and connected to the semiconductor area EPCR_1 so that the semiconductor area EPCR_1 and the semiconductor area EPCR_2 can surround the entire fringe of the overflow barrier area OFB. - 特許庁
透明絶縁性基板1の裏面には、n型半導体層5、活性層6、p型半導体層7が下方向に向かって順に積層され、n型半導体層5〜p型半導体層7までで、LEDを構成している。例文帳に追加
An n-type semiconductor layer 5, an active layer 6, and a p-type semiconductor layer 7 are stacked downward in this order on a back surface of the transparent insulating substrate 1 and form an LED. - 特許庁
主コイル111及び112の半径はシールドコイル131及び132の半径に比し同等以下であり、補助コイル141及び142の半径はシールドコイル131及び132の半径に比し小さい。例文帳に追加
The radii of the main coils 111 and 112 are equal to or less than those of the shield coils 131 and 132, and the radii of auxiliary coils 141 and 142 are smaller than those of the shield coils 131 and 132. - 特許庁
ランド部3と電子部品6のピン5を半田付け接合した後、半田ごて1が次のランド部3に移動する間に半田ごて1の下部に付着している溶融半田2Aを導電部10に流出させて取り除く。例文帳に追加
After the land part 3 is soldered to a pin 5 of an electronic part 6 for joint, a molten solder 2A sticking to the lower part of the soldering iron 1 is made to flow to the conductive part 10 for removal while the soldering iron 1 moves to the next land part 3. - 特許庁
半導体装置の第3の半導体領域(23)は、第2の半導体領域(22)の外側面(22b)と第1の半導体領域(21)の外側面(21a)を包囲して下方に延伸する外縁領域(23a)を有する。例文帳に追加
The third semiconductor region (23) of the semiconductor device has an outer edge region (23a) extending downwards in such a manner that it encircles the outer side (22b) of a second semiconductor region (22), and the outer side (21a) of a first semiconductor region (21). - 特許庁
面内位相差値が100nm以上170nm以下である透明高分子フィルムに金属薄膜からなる半透過半反射層が積層されてなることを特徴とする半透過半反射性位相差素子。例文帳に追加
A semitransmission semireflection type phase difference element is produced by laminating a semitransmission semireflection layer made of a metal thin film on a transparent polymer film having ≥100 nm and ≤170 nm in-plane phase difference. - 特許庁
セラミックス配線基板上に半導体素子等を半田層を介して接合搭載するにあたって、半田層中に大きなSn合金粒の発生を抑制することによって、半導体素子の接合強度の低下等を防止する。例文帳に追加
To prevent deterioration or weakening in the bonding strength of a semiconductor element by reducing generation of the large-sized Sn alloy particle in a soldering layer in bonding and mounting the semiconductor or other elements on a ceramics wiring board through the use of a soldering layer. - 特許庁
意味 | 例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |