「並行導体」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

第２の半導体領域（２）は、半導体層（２０）の深さ方向（拡散方向）には半導体領域として作用し、深さ方向と直角な半導体層（２０）の主面（２０ａ）と並行な方向には抵抗素子として作用する。例文帳に追加

The second semiconductor area (2) works as a semiconductor area in the depthwise direction (diffusion direction) of a semiconductor layer (20), and as a resistance element in the direction parallel with the main surface (20a) of the semiconductor layer (20) that is perpendicular to the depthwise direction. - 特許庁

信号配線５をグランド用導体パターン７を跨いで配線する場合、この信号配線５に対して並行でかつ跨いだグランド用導体パターン７の両端側に形成されたグランド用導体パターン６間を接続するように並行グランド線１０を形成した。例文帳に追加

When a signal interconnection 5 is formed so as to cross a grounding conductor pattern 7, a parallel grounding line 10 is formed in such a way that it is parallel to the signal interconnection 5 and that it connects grounding patterns 6 formed on both end sides of the crossed grounding conductor pattern 7. - 特許庁

半導体装置のドリフト領域に、第１導電型の半導体領域と第２導電型の半導体領域が隣接するとともに、並行に伸びて形成されている半導体装置において、その半導体装置のオン状態においてドリフト領域のチャージバランスが崩れてオン耐圧が低下する。例文帳に追加

To solve the problem of on-state voltage resistance reduction due to charges going out of balance in an on-state semiconductor device drift region wherein a first conductivity type semiconductor region and a second conductivity type semiconductor region are adjacent to each other and stretch in parallel with each other. - 特許庁

これにより、半導体ウエハＷの表面における半導体層のエピタキシャル成長と並行して、プラズマ状態の活性化された窒素が半導体ウエハＷに供給される。例文帳に追加

As a result, concurrently with the epitaxial growth of a semiconductor layer on the surface of each semiconductor wafer W, nitrogen which is activated in plasma state are supplied to the wafers W. - 特許庁

導体パターン３６Ｓと導体パターン３６Ｇとが並行するコプレーナライン構造とし、ＩＣチップおよび受動素子は、絶縁性基板３７に形成された開口部にて導体パターン３６Ｓ、３６Ｇと接続するようにする。例文帳に追加

It has also a coplanar line structure where the conductive pattern 36S and the conductive pattern 36G are parallel, and IC chips and passive components are connected with the conductive patterns 36S and 36G in an opening formed in the insulating board 37. - 特許庁

長尺材の長手方向に延びる第１導体部２０と、この第１導体部２０に並行に延びる第２導体部３０とを備えた誘導加熱コイルを形成した。例文帳に追加

An induction heating coil comprises a first conductor portion 20 extending in the longitudinal direction of a long work, and a second conductor portion 30 extending parallel to the first conductor portion 20. - 特許庁

導体部２０は、互いに並行な２本の角柱状の導体部２２，２４を有しており、各導体部２２，２４が長尺材の側壁に向き合うように配置される。例文帳に追加

The conductor 20 has two pieces of square columnar conducting parts 20, 24 mutually paralleled and each of the conducting parts 22, 24 is disposed so as to be faced to the side wall of the long material. - 特許庁

ラジオブイのアンテナを構成する上竿、中間装荷コイル、下竿のうち、導体面が大きく、レーダ被探知性の高い竿の導体部分を所定の間隔で並行配置した複数の導体線条で構成する。例文帳に追加

In an upper pole, an intermediate load coil and a lower pole comprising the antenna for the radio buoy, the conductor portion of the pole having a large conductor plane and a high possibility to be searched by the radar is composed of a plurality of conductor wires parallel arranged at prescribed intervals. - 特許庁

露光処理と前準備処理を適切に同時並行して、半導体製造工程の生産性・精度を向上する。例文帳に追加

To improve the productivity and accuracy of a semiconductor manufacturing process by appropriately performing exposure and preparations simultaneously in parallel with each other. - 特許庁

並行する回路ブロック間配線のリピータ挿入位置の重なりを抑制できる半導体レイアウトシステムを提供する。例文帳に追加

To provide a semiconductor layout system for suppressing the overlap of the repeater inserting positions of parallel inter-circuit block wiring. - 特許庁

絶縁被覆集合線１０は、複数の導体線１１を並行に延びるように束ねて絶縁被覆層１２で被覆したものである。例文帳に追加

The insulation coated assembled wire 10 comprises: a plurality of conductor wires 11 which are bundled so as to extend in parallel; and the insulation coating layer 12 which coats the conductor wires 11. - 特許庁

対向する各導体層に設けた導体パターン及びそれら導体パターンで挟まれた絶縁層からなる並行平板型コンデンサーをプリント配線板に設け、並行平板の対向面積とコンデンサー静電容量の相関関係を利用して、コンデンサーの静電容量を測定することで、非破壊で対向する導体層間のずれ量を測定する。例文帳に追加

A parallel flat plate type capacitor, which comprises conductive patterns provided on the respective opposing conduction layers and an insulating layer held by those conductor patterns, is provided on the printed wiring board, and the correlation relationship between an opposed area of the parallel flat plates and capacitor electrostatic capacitance is utilized to measure the capacitor electrostatic capacitance, thereby the displacement amount between the opposing conduction layers is nondestructively measured. - 特許庁

磁気平衡式電流センサにおいて、二次巻線２０を、半導体基板１の内部に並行して延伸された複数の帯状の第１導体パターン２１からなる第１配線パターンと、半導体基板１の内部に並行して延伸された複数の帯状の第２導体パターン２２からなるとともに第１配線パターンと平行に形成された第２配線パターンと、を備えて構成した。例文帳に追加

In this magnetic balance type electric current sensor, a secondary winding 20 includes a first wiring pattern comprising a plurality of strip-shaped first conductor patterns 21 drawn in parallel within a semiconductor substrate 1 and a second wiring pattern comprising a plurality of strip-shaped second conductor patterns 22 drawn in parallel within the semiconductor substrate 1 while being formed in parallel with the first wiring pattern. - 特許庁

第１の導体２７乃至第４の導体３０を渦巻き状とし、第１の導体２７と第２の導体２８および第３の導体２９と第４の導体３０はほぼ並行に配置され、加えて、第２の絶縁体層２２が第１の絶縁体層２１、第３の絶縁体層２３よりも透磁率を低くしたものである。例文帳に追加

A first conductor 27 to a fourth conductor 30 are spirally wound, the first, second, third and fourth conductors 27, 28, 29, 30 are disposed approximately in parallel, and the magnetic permeability of a second insulator layer 22 is set lower than those of a first insulator layer 21 and a third insulator layer 23. - 特許庁

半導体装置の回路規模を増大させることなく、複数の半導体装置を並行して安定に試験することが可能なテスト装置およびテスト方法を提供する。例文帳に追加

To provide a testing system and a testing method, capable of testing a plurality of semiconductor devices stably in parallel, without causing the circuit size of the semiconductor devices to increase. - 特許庁

半導体基板を裏面側からエッチングして前記表面電極に達する貫通孔を形成し、これに並行して半導体基板を裏面側からエッチングして貫通孔の外周を囲むトレンチを形成する。例文帳に追加

The semiconductor substrate is etched from the reverse surface side to form a through-hole reaching the surface electrode, and simultaneously from the reverse side to form a trench enclosing a periphery of the through-hole. - 特許庁

複数の半導体メモリチップに対して並行して情報を記憶する際の記憶速度を高速化させることができる半導体メモリ装置及び記憶制御方法を得る。例文帳に追加

To provide a semiconductor memory device and storage control method capable of increasing storage speed in storing information in a plurality of semiconductor memory chips in parallel. - 特許庁

複数の処理装置（露光装置）による並行処理によって半導体ウェーハを処理する場合に、各半導体ウェーハ毎に必要な処理装置を適正に管理し、特性のバラツキを防止する。例文帳に追加

To appropriately manage a processor required for every semiconductor wafer and to prevent dispersion of a characteristic, when the semiconductor wafer is processed by parallel processing by means of plural processors (aligners). - 特許庁

並行する複数の導体２の外表面がクッション層１４を含む絶縁シート４によって被包されることにより導体２同士が互いに絶縁されているフラットケーブル２０とする。例文帳に追加

In this flat cable 20, the outer surfaces of plural parallel conductors 2 are wrapped by the insulating sheet 4 including a cushion layer 14. - 特許庁

従来の複数の処理室が設置された半導体処理装置において、ガスを混在させずに複数の処理室に、半導体処理装置のウェハ処理能力が損なわれることなく、並行して試料を搬送する装置を提供する。例文帳に追加

To provide a device conveying samples in parallel to a plurality of processing chambers without impairing wafer throughput in a semiconductor processing apparatus while gas is not mixed, in a conventional semiconductor processing apparatus equipped with a plurality of processing chambers. - 特許庁

本発明の半導体装置は、ゲート電極同士が対向する側のゲート電極の側壁に設けるサイドウォールスペーサの半導体基板に並行する方向の膜厚が、対向しない側より薄い構造とする。例文帳に追加

In the semiconductor device, the thickness in the direction parallel to a semiconductor substrate of sidewall spacers which are arranged on sidewalls of gate electrodes on the side where the gate electrodes are opposed to each other is smaller than that of those on the side where they are not opposed to each other. - 特許庁

平板状配線ケーブル１０を、平面状に配置された複数本の並行する配線用導体２０と、配線用導体２０の周囲を覆う可撓性絶縁体４０、３０と、この可撓性絶縁体４０、３０を貫通し、配線用導体２０の並行する方向に延びるスリット６０と、このスリット６０に充填した粘弾性体６１とで構成している。例文帳に追加

This flat wiring cable 10 is composed of: a plurality of parallel wiring conductors 20 arranged in a planar form; an flexible insulators 40 and 30 covering the circumferences of the wiring conductors 20; slits 60 penetrating the flexible insulators 40 and 30 and extending in the paralleling direction of the wiring conductors 20; and an adhesive elastic body 61 filled in the slits 60. - 特許庁

半導体記憶装置１００は、Ｐ型の半導体基板１０１の上部にそれぞれが互いに並行に延びるように形成された複数のビット線拡散層１０８と、半導体基板１０１の上で、且つそれぞれが各ビット線拡散層１０８と交差する方向に互いに並行に延びるように形成された複数のワード線電極１１０とを有している。例文帳に追加

The semiconductor storage device 100 comprises a plurality of bit line diffusion layers 108 formed above a p-type semiconductor substrate 101 in such a manner as to extend in parallel with each other, and a plurality of word line electrodes 110 formed above the semiconductor substrate 101 in such a manner as to extend in a direction respectively crossing the bit line diffusion layers 108 and in parallel with each other. - 特許庁

半導体製造装置による半導体ウェーハ処理と並行してリアルタイムに異常検出処理を実行することができ、かつ、その異常検出条件も自動的に設定される構成の半導体製造装置の信号データ解析装置及び解析方法を提供する。例文帳に追加

To provide a device for and a method for analyzing the signal data of a semiconductor-manufacturing device that can execute abnormality detection processing in real time in parallel with semiconductor wafer treatment by the semiconductor-manufacturing device, and at the same time can automatically set abnormality detection conditions. - 特許庁

第１の導電性基材上に、半導体微粒子とバインダーとを含む溶液を塗布し、該塗布液を乾燥させた後、２０〜４０ＭＰａの圧力を加え、該圧力と並行して１３０〜３００℃の範囲内で加温することにより、半導体層を形成することを特徴とする半導体膜の製造方法。例文帳に追加

The method of manufacturing the semiconductor film includes applying a solution containing semiconductor particles and a binder onto a first conductive substrate, drying the application liquid, and then warming it in a range of 130-300°C; while by giving a pressure of 20-40 MPa thereto, a semiconductor layer is formed. - 特許庁

半導体チップが実装される配線基板１であって、厚さ方向に互いに並行して延在する複数の貫通孔１１が形成された陽極酸化層１２と、複数の貫通孔１１のうち導体で充たすように設けられた線状導体部１４、１５、１６とを備えている。例文帳に追加

The wiring board 1 for mounting the semiconductor chip includes an anodically-oxidized layer 12 where a plurality of through-holes 11 extending in parallel with each other in the thickness direction are formed and linear conductor parts 14, 15, 16 provided so as to fill a conductor in the plurality of through-holes 11. - 特許庁

積層した誘電体基板の表面と裏面に上下一対の接地用導体層６，１１を形成し、誘電体基板内における一対の接地用導体層６，１１間に、並行して一対のライン状導体２１，２２を設けた構造を備えている。例文帳に追加

A pair of grounding conductor layers 6 and 11 are formed respectively on the front and rear surfaces of a laminated dielectric substrate, and a pair of linear conductors 21 and 22 are provided in parallel between the grounding conductor layers 6 and 11 in the dielectric substrate. - 特許庁

ディジタル制御発振回路１１は、２本の導体が互いに間隔をおいて並行に配置された並行部１５Ａと、２本の導体が電気的に絶縁されて交差する交差部１５Ｂとをそれぞれ奇数個有するループ状の伝送線路１５と、アクティブ回路１７と、第１の可変容量部２１及び第２の可変容量部２２とを有している。例文帳に追加

The digital control oscillation circuit 11 includes: a loop-like transmission line 15 having odd numbered pieces each of parallel parts 15A where two conductors are disposed in parallel at an interval from each other and crossing parts 15B where the two conductors are electrically insulated and crossed respectively; an active circuit 17; and a first variable capacitance part 21 and a second variable capacitance part 22. - 特許庁

並行に設けられた１対の信号用導体２と、１対の信号用導体２の周囲を一括して被覆する絶縁体３と、絶縁体３の外周に設けられたシールド用導体４とを備えた差動信号用ケーブルにおいて、１対の信号用導体２の間隔を、偶モードインピーダンスが奇モードインピーダンスの１．５から１．９倍となる間隔とした。例文帳に追加

The differential signaling cable includes a pair of signal conductors 2 provided in parallel to each other, an insulator 3 which covers the periphery of the pair of signal conductors 2 in a batch, and a shield conductor 4 provided on the outer periphery of the insulator 3, in which an interval between the pair of signal conductors 2 is predetermined so that even-mode impedance is 1.5 to 1.9 times is larger than odd-mode impedance. - 特許庁

光ピックアップ装置１は、サブマウント２上に所定間隔空けて２つのアノード用電極３が形成され、各電極３上にそのアノード側をダイボンディング面としてそれぞれ略並行に第１の半導体レーザチップ４と第２の半導体レーザチップ５が実装されている。例文帳に追加

This light pickup device 1 is provided with two anode electrodes 3 formed on a sub mount 2 at a predetermined interval, and a first semiconductor laser chip 4 and a second semiconductor laser chip 5 mounted approximately in parallel on each of the electrodes 3 by using their anode sides as die bonding planes. - 特許庁

第２の形状要素１２ａ，１２ｂの端部に接続される接続導体１５は、放射導体１４ｂと並行するようにＸ方向に沿って配設された第１の直線部分１５ａと、Ｙ方向に沿って配設された第２の直線部分１５ｂとを有する。例文帳に追加

A connection conductor 15, connected to end portions of the second form elements 12a and 12b, has a first line part 15a placed along the X direction so as to be in parallel with the radiation conductor 14b, and a second line part 15b placed along the Y direction. - 特許庁

電子デバイスを搭載したリードフレームの少なくとも一部をモールド樹脂で埋め込んだプラスチックパッケージにおいて、アウターリードと並行して接地導体が設けられ、これらアウターリードと接地導体との間を誘電体層が充填して両者を相互に固定していることを特徴とする。例文帳に追加

In the plastic package where at least part of a lead frame mounting an electronic device is buried with a mold resin, a ground conductor is positioned parallel with an outer lead, a dielectric layer is filled between the outer lead and the ground conductor so that both are fixed each other. - 特許庁

この２つの暗号処理回路（１、２）では、半導体基板の外部から入力されるデータに対して、互いに異なる暗号鍵を用いて並行に暗号化処理が実行される。例文帳に追加

The two encryption processing circuits (1, 2) performs encryption processing in parallel for data received from the outside of the semiconductor substrate by using different encryption keys. - 特許庁

半導体試験装置１は、パターン発生部１１で発生した試験パターンＰ１を用いて複数の被試験デバイス２０ａ〜２０ｄの試験を並行して行うものである。例文帳に追加

This semiconductor testing apparatus 1 tests a plurality of devices to be tested 20a-20d in parallel using a test pattern P1 generated by a pattern generating section 11. - 特許庁

一対の配線を１本の仮想配線としてレイアウトした後に仮想配線を一対の配線に置換することにより、一対の配線を並行にレイアウトすることができる半導体装置のレイアウト方法を提供する。例文帳に追加

To provide the layout method of a semiconductor device for laying out a pair of wirings in parallel by laying out a pair of wirings as one virtual wiring and substituting temporary wiring for a pair of wirings. - 特許庁

複数の信号線が並行して配設されている場合に、隣接する信号線間でクロストークが生じることを効果的に回避できる半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory in which occurrence of cross talk between adjacent signal lines can be prevented effectively when a plurality of signal lines are arranged in parallel. - 特許庁

半導体ウェーハ２０の一部の並行検査を同時に実行するために、複数の独立した低コスト光学検査サブシステム３０がパッケージ化及び統合される。例文帳に追加

A plurality of independent, low cost, optical-inspection subsystems 30 are packaged and integrated to simultaneously perform parallel inspections of portions of the wafer 20. - 特許庁

本発明の平衡不平衡変換器付プローブは、同軸型給電線と、それに並行する同軸型分岐導体を備え、その端部位置を揃えた物である。例文帳に追加

The probe with the balance/unbalance converter is provided with a coaxial power supply line, and a coaxial branching conductor in parallel with the coaxial power supply line, and their edge positions are aligned. - 特許庁

また、前記第１の半導体集積回路３２の外側パッド列３４Ｒの内方には、前記外側パッド列３４Ｒと並行に延びる内側パッド列３５が備えられる。例文帳に追加

Further, the first semiconductor integrated circuit 32 includes an inner pad row 35 inside the outer pad row 34R, which extends in parallel with the outer pad row 34R. - 特許庁

出力側の圧電セラミック板の表面に、出力電極と並行で幅方向の中央部と端部を接続する導体ストリップラインを形成する。例文帳に追加

Conductor strip lines in parallel with the output electrode and connecting center part and end parts in a direction of width are formed on the surface of the piezoelectric ceramic plate of the output side. - 特許庁

安定した測定動作を保証する所定の周期でテスト実行部の自動校正を行う半導体テスト装置において、前記自動校正を、自動校正以外のオーバーヘッド要因と並行に行うことを特徴とするもの。例文帳に追加

In the semiconductor tester for implementing the automatic calibration of a test execution section at a predetermined interval at which a stable measurement operation is ensured, the automatic calibration is implemented in parallel with overhead factors other than the automatic calibration. - 特許庁

簡単な構成で並行する複数の導体の保護と絶縁又は保護と固定を併せて行うことができるフラットケーブルと、これを容易に製造することができる製造方法、並びにそれらに用いる絶縁シートを提供する。例文帳に追加

To provide a flat cable capable of protecting plural parallel conductors and performing insulation, protection and fixing at the same time in simple constitution, a manufacturing method for easily manufacturing the cable, and an insulating sheet for use in it. - 特許庁

絶縁材料で細長い形状に形成された絶縁基板２表面の長手方向に、並行して帯状の発熱抵抗体３及び電極導体４ａ、４ｂを形成する。例文帳に追加

A strip-shaped heating resistor 3 and electrode conductors 4a and 4b are formed parallel to the longitudinal direction of an insulating base plate 2 formed of insulating material in an oblong shape. - 特許庁

電力変換装置の通常運転動作における半導体素子のオンオフ動作と並行して、熱疲労によるクラック発生等の異常を過電流による過熱等と判別して検出可能とし、かつ、回路構成を簡略化する。例文帳に追加

To discriminate an abnormality of crack initiation by thermal fatigue as overheat caused by an overcurrent to enable detection and to simplify a circuit structure, in parallel with an on-off action of a semiconductor device in operation during normal operation of a power conversion apparatus. - 特許庁

クッション材１２の並行な二面１２ａ，１２ｂには、両面粘着テープ１４ａ，１４ｂと導電フィルム１６とを介して導体１８，２０が接触する。例文帳に追加

Conductors 18, 20 come into contact with parallel two faces 12a, 12b of a cushion member 12 via double-sided pressure-sensitive adhesive tapes 14a, 14b and a conductive film 16. - 特許庁