「反一致回路」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ＰＮ検出器５は、ＵＷゲート信号（Ｃ）のアクティブハイの期間中に、予め設定されているユニークワード信号設定値と反転回路４の出力信号を比較し、一致、不一致であるかを検出し出力する。例文帳に追加

A pseudo noise PN detector 5 compares a unique word signal setting value that is set in advance with an output signal from an inverting circuit 4 for a period when the UW gate signal (C) is active and at a high level and detects coincidence and provides an output. - 特許庁

比較回路１３は、ＰＷＭ波形を出力し、積分回路１２で変換された電圧Ｖ１と基準電圧Ｖ２とが一致した時点でＰＷＭ波形の出力を反転させる。例文帳に追加

The comparator circuit 13 outputs a PWM waveform and inverts the output of the PWM waveform at the time when the voltage V1 converted by the integrator circuit 12 is equal to a reference voltage V2. - 特許庁

接続相手側の光導波回路部品の反りに対応させて光ファイバアレイ部品７を形成し、光ファイバ３の接続端面と対応する光導波回路部品８の光導波路の接続端面を略一致させる。例文帳に追加

The optical fiber array parts 7 are formed correspondingly to the camber of the optical waveguide circuit on the opposite connecting side, roughly making the connecting end face of the optical waveguide in the optical wave guide circuit coincide with the corresponding connecting end face of the optical fibers 3. - 特許庁

回線部７０で極性反転を検出した際に、切替回路１６０を切替え、端末部３０と回線部７０との給電極性が一致した後、切替回路４０を切替える。例文帳に追加

When inversion is detected at a line part 70, the circuit 160 is switched, and after the power feeding polarity of a terminal part 30 is matched with that of the part 70, the circuit 40 is switched. - 特許庁

回線部７０で極性反転を検出した際に、切替回路１６０を切替え、端末部３０と回線部７０との給電極性が一致した後、切替回路４０を切替える。例文帳に追加

When polarity inversion is detected in a line unit 70, the switching circuit 160 is switched and after feeding polarities of a terminal unit 30 and the line unit 70 are matched, the switching circuit 40 is switched. - 特許庁

個々のアドレスタイミングにて、データの読出処理と、反転データの書込処理と、不一致回路における再度読出したデータと反転前のデータとの不一致検出処理を行った後、連続性あるチェックデータを当該アドレスに書き込む。例文帳に追加

After reading data, writing the inverted data and detecting the nonconformity between the data reread in a nonconformity circuit and the data before inversion at respective address timings, this circuit writes check data with continuity in the appropriate address. - 特許庁

ＤＲＡＭコアＭＣＲ０〜ＭＣＲ２の全てが動作テストの対象に指定された場合においては、各ＤＲＡＭコアからのテスト出力データは、データ比較回路１６０において一致比較され、一致比較結果を反映した判定フラグデータＦＬＧとして外部に出力される。例文帳に追加

When all DRAM cores MCR0-MCR2 are specified as objects of an operation test, test output data from each DRAM core are compared with each other for coincidence in a data comparing circuit 16, and outputted to the outside as discrimination flag data FLG reflecting a comparison coincidence result. - 特許庁

論理信号Ａ，Ｂの一方を選択する正論理ゲート回路１０の出力と、その反転信号Ａバー，Ｂバーの一方を選択する負論理ゲート回路２０の出力とが一致するか否かをＸＯＲ回路３０で判定する。例文帳に追加

An XOR circuit 30 determines whether an output of a positive logic gate circuit 10 which selects one of logic signals A, B and an output of a negative logic gate circuit 20 which selects one of inverses A_, B_ of the signals are matched or not. - 特許庁

エラー判定回路７２は、第１の記憶回路６９ａに記憶された情報の論理値を表すべき信号と、第２の記憶回路６９ｂに記憶された情報の論理値の反転値を表すべき信号とが一致するとき、読出しエラーであると判定する。例文帳に追加

When a signal to represent the logical value of the information stored in the first memory circuit 69a matches a signal to represent the inverted value of the logical value of the information stored in the second memory circuit 69b, an error check circuit 72 decides it as a read error. - 特許庁

したがって、反転入力端子に接続した評価対象デバイスにかかる電圧は、非反転入力端子に接続した回路電圧源の電圧に常に一致するように維持される。例文帳に追加

Accordingly, the voltage applied to the device to be evaluated connected to the reversal input terminal is kept so as to always coincide with the voltage of the circuit voltage source connected to the non-reversal input terminal. - 特許庁

表示装置１１は、１つでも不一致があると故障と判定し、点灯パターン制御回路２１からの表示制御信号Ｄ１を論理反転部３３により反転した信号を表示制御信号Ｄ１ａとして使用する。例文帳に追加

A display device 11 determines a failure if there is one or more mismatches, and uses a signal, which is obtained by inverting a display control signal D1 from a lighting pattern control circuit 21 by a logical inversion part 33, as a display control signal D1a. - 特許庁

バイアス調整回路４は、反転ドライバから供給される反転ビデオ信号に対して、レベル設定器４１，４２，４３により設定される直流バイアスを加算し、加算出力信号の中心レベルがバッファ回路５のダイナミックレンジの中心に一致するように設定する。例文帳に追加

A bias adjusting circuit 4 is set to add DC biases set by level setters 41, 42, and 43 to the inverted video signals supplied from the inverting driver so that center levels of addition output signals meet the center of the dynamic range of a buffer circuit 5. - 特許庁

分岐点を有する配線回路構成において、分岐後の配線における電気遅延時間をほぼ一致させ、反射による波形乱れを極小にすることを可能とした配線構造を提供する。例文帳に追加

To provide a wiring structure which can minimize a waveform disturbance due to reflection by approximately equalizing the electric delay times in wiring after branching in a wiring circuit constitution having a branch point. - 特許庁

入力されるシステムクロック信号と反転されたシステムクロック信号との交差点と、基準信号とが一致するように調整可能な回路を備えた半導体メモリ装置を提供すること。例文帳に追加

To provide a semiconductor memory device equipped with a circuit adjustable so that a reference signal is coincident with an intersection of a system clock signal to be input and an inverted system clock signal. - 特許庁

次に、本発明の技術による回路は、パターンをデータ出力経路に一致し、予期されるテストデータを獲得するよう適切なデータ出力を反転する。例文帳に追加

Next, the technique of the present invention matches the pattern for the data output path, inverting the appropriate data outputs to obtain the expected tester data. - 特許庁

比較回路ＣＭＰ３はその計数値と比較値ＰＣとが一致した場合に「Ｈ」レベル信号を発し、インバータ１３はその「Ｈ」レベル信号の反転信号をＡＮＤ素子１１に出力する。例文帳に追加

A comparison circuit CMP3 issues 'H'-level signal, if the count value agrees with a comparison value PC, while an inverter 13 outputs an inversion signal of the 'H' level signal to an AND element 11. - 特許庁

ここにおいて、データ比較回路１０の入力側で１つのデータ列をそのまま入力させるモードと、ビット反転処理などにより他のデータ列と不一致となるように変化させて入力させるモードとを切替え可能な切替回路１３ａ−１、１３ａ−２、・・・を設ける。例文帳に追加

Switching circuits 13a-1, 13a-2, and so on are provided which are capable of switching between a mode of inputting one data string as it is on the input side of the data comparison circuit 10 and a mode of inputting one data string after changing it by bit inversion processing or the like so as to make it non-coincident with the other data string. - 特許庁

領域アドレス１３２に設定された領域アドレスと入力アドレスとの一致が比較器１４０によって検出された際、反転フラグ１３１が反転する旨を示していれば、入力アドレスの所定のビットが排他的論理和回路１６０によって反転される。例文帳に追加

When a reversal flag 131 shows the effect of reversal when accordance between an input address and an area address set in the area address 132 is detected by a comparator 140, a prescribed bit of the input address is reversed by an exclusive logical sum circuit 160. - 特許庁

実施形態に係わるレイアウト検証装置は、半導体集積回路のレイアウトから抽出した素子が回路図と一致しているか否かを検証する第１の検証部６０と、半導体集積回路のレイアウトが仕様情報から抽出したデザインルールに違反しているか否かを検証する第２の検証部７０とを備える。例文帳に追加

A layout verification device relating to an embodiment comprises: a first verification part 60 for verifying whether or not an element extracted from a layout of semiconductor integrated circuit is as described in a circuit diagram; and a second verification part 70 for verifying whether or not the layout of semiconductor integrated circuit complies with design rules extracted from specification information. - 特許庁

そして、不一致のときにビットスリップが起きたと判断し、現時点でのＰＨＥＲＲ信号の極性を極性反転回路４２１０で反転し、最終的なＰＤ出力とすることで、上下バランスが崩れた位相誤差検出特性を実現する。例文帳に追加

And when it is noncoincidence, it is determined that bit slip occurs, the current polarity of the PFERR signal is reversed by a polarity reversing circuit 4210, to obtain the final PD output, and the imbalanced phase error detection characteristic is achieved. - 特許庁

検出動作制御回路１４は、この設定運転周波数１５を記憶すると共に、そのときに発生する異常反射波の受信タイミング情報１６も記憶し、このタイミングと一致する受信反射波は液面高さ検出に用いないようにする。例文帳に追加

A detecting action control circuit 14 stores not only this set operating frequency 15 but also a timing information for receiving an abnormal reflected wave generated at that time 16 so as to unuse any received reflected wave matching with this timing for liquid level detection. - 特許庁

演算回路１６は、実俯角θｃと設定俯角θａとがほぼ一致する方位βａの範囲である有効範囲γを求め、この有効範囲γに含まれる方位βａからの反射エコーのみを前記設定俯角θａにおけるターゲットＴからの反射エコーと判断する。例文帳に追加

An arithmetic circuit 16 obtains an effective range γ that is the range of an azimuth βa where an actual depression angle θc and a set depression angle θa nearly coincide with each other and judges that only a reflection echo from the azimuth βa included in the effective range γ is a reflection echo from a target T at the setting angle θa. - 特許庁

この反共振相殺回路３０の共振周波数ｆ_３を、反共振周波数ｆ_ｍに一致させ、電源インピーダンスにおける第１共振周波数ｆ_１及び第２共振周波数ｆ_２間の周波数特性が平坦となるように、抵抗器Ｒｓの抵抗値を最適値に設定する。例文帳に追加

The resonant frequency f_3 of the anti-resonance cancellation circuit 30 is matched with an anti-resonant frequency f_m and the resistance value of the resistor Rs is set to an optimal value so as to flatten frequency characteristics between a first resonant frequency f_1 and a second resonant frequency f_2 in power supply impedance. - 特許庁

不均一な特性インピーダンス構造を有する伝送路において、インピーダンスの不一致から生じる信号の反射が存在しても、正しく信号伝送することができる信号伝送システム及びそれに用いる集積回路を提供する。例文帳に追加

To provide a signal transmission system that can correctly transmit signals even if signal reflection owing to mismatching of impedance exists on a transmission line which has a structure of heterogeneous characteristic impedance, and to provide an integrated circuit used therefor. - 特許庁

誤り訂正回路１８０は、訂正前復号信号と誤り訂正パルスのタイミングを一致させた上で誤り訂正パルスによって訂正前復号信号中の誤りビットを反転させることにより、訂正前復号信号を訂正して訂正後復号信号を生成する。例文帳に追加

An error correction circuit 180 allows the timing of the uncorrected encoded signal to coincide with that of the error correcting pulse, corrects the uncorrected encoded signal by inverting an error bit in the uncorrected decoded signal by the error correcting pulse and generates a corrected decoded signal. - 特許庁

そして、配線板４をコネクタ２に適切に挿入したときの、配線板４のコネクタ２への挿入方向とは反対の補強板４１の端４１ａの位置を記した回路基板１のマーク６と、配線板４の端４１ａとが一致するまで配線板４をコネクタ２に挿入する。例文帳に追加

The wiring board 4 is inserted into the connector 2 until a mark 6 of the circuit board 1, indicating the position at the end 41a of the reinforcement plate 41 in the direction opposite from the direction of inserting the wiring board 4 into the connector 2, matches the end 41a of the reinforcement plate 41. - 特許庁

ここで、選択された列のデータ線１１４は、ＴＦＴ５４を介してオペアンプ３４の反転入力端に接続されるので、オペアンプ３４は、当該データ線１１４の電圧がデータ信号出力回路により出力された信号の電圧に一致するように制御する。例文帳に追加

Here, the data line 114 in the selected column is connected to the inverted input terminal of an operational amplifier 34 through a TFT 54, so the operational amplifier 34 performs control so that the voltage of the data line 114 is matched with the voltage of the signal output from the data signal output circuit. - 特許庁

そして、クロックのスキューによるホールド・タイム違反によるデータのすり抜けが発生しテスト結果と期待値に不一致が発生した場合、比較制御回路４００は、データのすり抜けが発生した箇所を特定し、遅延調整セレクタ用制御信号によりクロックの遅延を調整する。例文帳に追加

When the slip of the data is generated due to the hold time fault caused by a clock skew and non-coincidence between the test result and the expected value is generated, the circuit 400 specifies the generated position of the data slip and controls the clock delay by a control signal for a delay control selector. - 特許庁

複数の分周データが記憶されているメモリから分周データの各々を順次繰り返し読み出し、この読み出された分周データと、発振回路が発生した定周波数信号のパルス数とが一致する度に論理レベルの反転する信号をクロック信号として出力する。例文帳に追加

Each of frequency division data from a memory storing a plurality of frequency division data is sequentially and repetitively read and every time the frequency division data to be read are coincident with the number of pulses of a constant frequency signal generated from an oscillation circuit 2, a signal with an inverted logic level is outputted as a clock signal. - 特許庁

駆動回路部１３は、指令されたデューティ比と周波数で各チョッパ駆動信号を生成し、該両チョッパ駆動信号のスイッチング周期の開始時点が一致するタイミングでかつオン・オフモードが反対となるように出力する。例文帳に追加

The drive circuit 13 generates each chopper drive signal with the commanded duty ratio and frequency and then outputs this signal for providing inverted on and off modes in a timing such that the starting points in the switching period of both chopper drive signals match. - 特許庁

この構成により、分岐点後に異なる部品を設置した場合であっても分岐後の配線における電気遅延時間がほぼ一致し、かつ反射による波形乱れを極小にすることが可能となり、分岐後の各素子における電圧波形の乱れのない回路が実現される。例文帳に追加

By this constitution, the electric delay times in the wiring after branching are approximately equal to each other even in the case that different parts are set after the branch point, and waveform disturbance due to reflection can be minimized, and thus a circuit free from disturbance of a voltage waveform in each element after branching is realized. - 特許庁

１／２分周回路１６と遅延回路１７によって、リモコンキャリア信号Ｄｏの立ち上がりエッジおよび立ち下がりエッジと一致しないタイミングで、かつリモコンキャリア信号Ｄｏの周期ごとに、ＭＰＸ１４に基準クロックＤｉとその反転信号ＮＤｉとの出力の切り替えを行わせる。例文帳に追加

The 1/2 frequency- dividing circuit 16 and delay circuit 17 make the MPX 14 switch the output between the reference clock Di and its inverted signal NDi by cycles of the remote-control carrier signal Do with a timing, where the leading edge and trailing edge of the remote-control carrier signal Do do not coincide each other. - 特許庁

制御ＩＣ６３が、駆動回路に出力するＰＷＭ信号のデューティを、指令値を中心に、所定期間内における平均が前記指令値に一致するように微小変動させる場合、ＰＣ６８のデータベース６９に、実際にＰＷＭ信号を駆動回路に与えることで発生したノイズ成分のレベル測定結果を反映したデータを、そのデューティの変動態様と共に記憶する。例文帳に追加

When slightly varying the duty of a PWM signal output to a drive circuit around a command value such that an average in a predetermined period matches the command value, a control IC 63 stores in a database 69 in a PC 68 data reflecting level measurements of noise components caused by actual supply to the PWM signal to the drive circuit along with modes of variation of the duty. - 特許庁

本発明は、半導体実装型の電子部品の大判化、低背化等の要求に対応する寸法精度に優れたセラミック多層基板を製造する方法に関するものであり、複雑な回路設計で起こる基板厚み方向の物性値不一致による基板反り等の変形を抑制できるセラミック多層基板の製造方法を提供することを目的とするものである。例文帳に追加

To provide a manufacturing method of a ceramic multilayer substrate having excellent dimensional accuracy to satisfy needs for an increase in the size of a substrate and reduction in the height of a semiconductor mounting electronic component, wherein the deformation of the substrate such as warping caused by an inconsistent property value of the substrate in the thickness direction owing to complicated circuit design can be prevented. - 特許庁

有機ＥＬパネル検査用スパイク低減回路の一態様は、非反転増幅器を構成するオペレーションアンプと、オペレーションアンプの一方の入力端と出力端とを接続する帰還抵抗に対して並列接続する１つのダイオード又は順方向を一致させて直列接続した複数のダイオードとを備えた構成とする。例文帳に追加

One embodiment of the spike reduction circuit for inspecting the organic EL panel is provided with an operation amplifier constituting a noninversion amplifier, and one diode connected in parallel to a feedback resistance connected to an input end in one side of the operation amplifier and an output end thereof, or a plurality of diodes connected in series to conform normal directions. - 特許庁