「記憶 n」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Each of N printing material cartridges has: a storage device for storing information on the contained printing material; an electric device for the mounting detection; storage device terminals; and electric device terminals.例文帳に追加

Ｎ個の印刷材カートリッジのそれぞれは、収容されている印刷材に関する情報を記憶するための記憶装置と、装着検出用の電気デバイスと、記憶装置用の端子と、電気デバイス用の端子とを有している。 - 特許庁

A traffic information storing part 11 stores the (n) pieces of traffic information of each link in traffic information storing parts 1-L corresponding to links.例文帳に追加

交通情報記憶部１１は各リンクの交通情報をリンクに対応した交通情報記憶部１から交通情報記憶部Ｌにｎ個分蓄積しておく。 - 特許庁

Each of the N printing material cartridges includes a storage device for storing information regarding a printing material which is contained, an electric device for mounting detection, a terminal for the storage device, and a terminal for the electric device.例文帳に追加

Ｎ個の印刷材カートリッジのそれぞれは、収容されている印刷材に関する情報を記憶するための記憶装置と、装着検出用の電気デバイスと、記憶装置用の端子と、電気デバイス用の端子とを有している。 - 特許庁

A storage part 12 receives the traveling time data of each link from the traveling time converting part 11, and stores (n) pieces in storage parts 1-L corresponding to links.例文帳に追加

記憶部１２は旅行時間変換部１１から各リンクの旅行時間データを受け取り、リンクに対応した記憶部１から記憶部Ｌにｎ個分蓄積しておく。 - 特許庁

A storage processing circuit 4 reads out a signal of the comparison result stored n a storage circuit 3, and discriminates the presence/absence of a pinhole and detects abnormality of inspection according to the combination of the signals to output a signal for controlling the treatment for the can.例文帳に追加

記憶処理回路４は、記憶回路３に記憶された比較結果の信号を読み出し、この信号の組み合わせによってピンホールの有無の判別および検査異常の検知を行い、缶の処理を制御する信号を出力する。 - 特許庁

The dot image data memory apparatus has a memory device for storing dot image data of one sheet of a subject color for each of N or N-1 colors.例文帳に追加

網点画像データ記憶装置が、Ｎ色又はＮ−１色の各色毎に、当該色の１枚分の網点画像データを記憶する記憶装置を有する。 - 特許庁

A first storage means (quantizing coefficient buffer) for storing a quantized quantization discrete cosine transform coefficient (quantized DCT coefficient) is provided with (n+1) storage areas (DC/AC-Bank) or more with respect to n blocks configuring a macro block, and the first storage means can be used for a ring buffer by sequentially using the storage areas.例文帳に追加

量子化された量子化離散コサイン変換係数（量子化ＤＣＴ係数）を記憶する第１の記憶手段（量子化係数バッファ）においては、マクロブロックを構成するｎ個のブロックに対して（ｎ＋１）個以上の記憶領域（DC/AC-Bank）を設け、この記憶領域が順次用いられることで第１の記憶手段がリングバッファとして使用できるようにする。 - 特許庁

Further, a second storage means (AC prediction value buffer) for storing AC component predictive error (AC prediction value) as to each block is provided, (n+1) storage areas (AC-Bank) or more are provided to the second storage means and the second storage means can be used for a ring buffer by sequentially using the storage areas.例文帳に追加

また、各ブロックについてのＡＣ成分予測誤差（ＡＣ予測値）を記憶する第２の記憶手段（ＡＣ予測値バッファ）も備えるようにし、さらにその第２の記憶手段についても（ｎ＋１）個以上の記憶領域（AC-Bank）を設け、この記憶領域が順次用いられることで第２の記憶手段もリングバッファとして使用できるようにする。 - 特許庁

An integrated circuit device 100 has a first waveform information storing part 120 for storing waveform information for driving an electrooptical panel 10 in accordance with acquired environment information, and a host device 50 has a second waveform information storing part 53 for storing waveform information corresponding to N kinds of environment information.例文帳に追加

集積回路装置１００は取得された環境情報に対応して電気光学パネル１０を駆動する波形情報を記憶する第１の波形情報記憶部１２０を、ホスト装置５０はＮ種類の環境情報に対応する波形情報を記憶する第２の波形情報記憶部５３を有する。 - 特許庁

A third temporary storage portion 23 delays the pixels stored in the first portion 21, has pixels input from the second portion 22, and simultaneously outputs mutually-adjoining pixels composed of M pixels arranged in the horizontal direction and N pixels arranged in the vertical direction to the arithmetic circuit 20.例文帳に追加

第３の一時記憶部２３は、第１の一時記憶部２１に記憶された画素を遅延させると共に、前記第２の一時記憶部２２から画素が入力され、水平方向にＭ個で垂直方向にＮ個の互いに隣接する画素を演算回路２０に同時に出力する。 - 特許庁

A 1st decoder 71 computes N or more most likelihood solutions and their likelihoods (score) by using a speech feature quantity extracted by a feature quantity extraction part 2, a phoneme HMM stored in a sound model storage part 3, and a word 2-gram model stored in a language model storage part 4.例文帳に追加

第１のデコーダ７１は、特徴量抽出部２で抽出された音声特徴量、音響モデル記憶部３に記憶された音素ＨＭＭ、言語モデル記憶部４に記憶された単語２−ｇｒａｍモデルを用いて、Ｎ個以上の最尤解及びその尤度（スコア）を演算する。 - 特許庁

The output coordinate calculation section 26 selects a proper magnification factor in magnification factors (α, β) stored in a magnification factor storage section 25 and adds the magnification factor to an output coordinate (N-1) of one preceding pixel stored in an output coordinate storage section 27 to produce an output coordinate (N).例文帳に追加

出力座標計算部２６では、出力座標記憶部２７に記憶されている１画素前の出力座標（Ｎ−１）に対して、変倍率記憶部２５に記憶されている変倍率（α、β）のうちの適切な変倍率を選択し加算して、出力座標（Ｎ）を作成する。 - 特許庁

A ROM 40 stores parameters (sensor parameters 1-n (n≥1) associated with sensors 1-N (N≥1).例文帳に追加

ＲＯＭ４０は、センサー１〜Ｎ（Ｎ≧１）に関連付けられるパラメーター（センサーパラメーター１〜ｎ（ｎ≧１））を記憶している。 - 特許庁

A magnetic storage medium includes a magnetic S-N servo band section and a magnetic N-S servo band section.例文帳に追加

磁気記憶媒体は、磁気Ｓ−Ｎサーボ・バンド・セクションと、磁気Ｎ−Ｓサーボ・バンド・セクションとを含む。 - 特許庁

A processing part 1 inputs N kinds of (N) observation signals from an input part 2 or an observation signal file 51 in a storage part 5 (S10).例文帳に追加

処理部１は、入力部２又は記憶部５の観測信号ファイル５１からＮ種類（Ｎ個）の観測信号を入力する（Ｓ１０）。 - 特許庁

The FIFO buffer section 30 stores quantized data quantized by the quantization section 20 by at least N (N is an integer of 2 or over) frames.例文帳に追加

ＦＩＦＯバッファ部３０は、量子化部２０により量子化された少なくともＮ（Ｎは２以上の整数）フレーム分の量子化データを記憶する。 - 特許庁

Image data outputted from an imaging device 8 are divided into image blocks each comprising N pixels × N pixels, which are stored in a frame memory 3.例文帳に追加

撮像素子８から出力される画像データをＮ画素×Ｎ画素の画像ブロックに分割してフレームメモリ３に記憶する。 - 特許庁

To provide a highly reliable magnetic storage device having a high S/N ratio at a recording density of 6 giga bits or more per square inch.例文帳に追加

1平方インチあたり6ギガビット以上の記録密度で高いS/Nを有し、かつ、信頼性に優れた磁気記憶装置を提供する。 - 特許庁

An arithmetic part 1 sets permutation information in a permutation information storage part 18 as values P (1) to P (n) showing (n) orders.例文帳に追加

演算部１は、入替情報Ｐをｎ個の順番を示す値Ｐ（１）〜Ｐ（ｎ）として入替情報記憶部１８に設定する。 - 特許庁

To shorten a time required for reading out data from a memory cell in which data of (n) levels (n is integer of 4 or more) is stored.例文帳に追加

ｎ値（ｎは４以上の整数）のデータを記憶するメモリセルからのデータ読み出しに要する時間を短くすること。 - 特許庁

A CPU 22 extracts a profile line (S1-S3) from each needle location point PN (N=1, 2, ..., n) memorized in embroidery data.例文帳に追加

ＣＰＵ２２は、刺繍データに記憶された各針落ち点ＰＮ（Ｎ＝１，２，…，ｎ）から輪郭線を抽出する（Ｓ１〜Ｓ３）。 - 特許庁

One is added to the data (d1-1) thereafter and data storage records of SEQNo.=2 to (n) are used so that SEQNo.=n is not exceeded.例文帳に追加

データ（ｄ1-1）は、この後１加算され、ＳＥＱNo.＝ｎこ超えないようにＳＥＱNo.＝２からｎまでのデータ記憶レコードが使用される。 - 特許庁

Applicants' storage controller receives information and generates (N) sets of error correction coded data, wherein (N) is greater than or equal to 2.例文帳に追加

出願人の記憶コントローラは情報を受信して、（Ｎ）が２以上である（Ｎ）セットの誤り訂正符号化データを生成する。 - 特許庁

The mixedly mounted DRAM 10 stores one-bit data by using (n) (n: an integer of ≥2) memory cells among the plurality of memory cells 11.例文帳に追加

その混載ＤＲＡＭ１０は、複数のメモリセル１１のうちｎ個（ｎは２以上の整数）のメモリセルを用いて１ビットのデータを記憶する。 - 特許庁

A memory 22 stores network identification (N_id) information included in the NIT and capable of being identified by each residential area.例文帳に追加

メモリ２２は、NIT内に含まれており、居住地域毎に識別できるネットワーク識別（N_id）情報を記憶する。 - 特許庁

A memory cell MC stores data by the first to n-th threshold voltage (n is a natural number of two or more).例文帳に追加

メモリセルＭＣは、第１閾値電圧乃至第ｎ閾値電圧（ｎは２以上の自然数）により、データを記憶する。 - 特許庁

The magnetic memory 1 includes a plurality of storage areas 3 arranged in the two-dimensional shape made of m rows n columns (m, n are integer of 2 or more).例文帳に追加

磁気メモリ１は、ｍ行ｎ列（ｍ、ｎは２以上の整数）からなる２次元状に配列された複数の記憶領域３を備える。 - 特許庁

The CPU 11 generates N sheets of electronically zoomed images form the image data in accordance with the number N of zooming steps stored in a memory 16.例文帳に追加

ＣＰＵ１１は、メモリ１６に記憶されているズームステップ数Ｎに応じて、画像データからＮ枚の電子ズーム画像を生成する。 - 特許庁

Meanwhile, a distribution management server SV receives the distribution completion notification Srp for every node N and stores the received distribution completion information Srp in the each node N.例文帳に追加

一方、配信管理サーバＳＶは、配信完了通知ＳrpをノードＮ毎に受信し、受信した配信完了情報Ｓrpを、ノードＮ毎に記憶する。 - 特許庁

Means is provided in order to control the output variables in a clocked manner and to store the output variables of the switching device between the time points t_n-1 and t_n.例文帳に追加

時点ｔ_n-1とｔ_nとの間におけるスイッチング装置の出力変数をクロック制御されて記憶するための手段が設けられている。 - 特許庁

The semiconductor memory has memory cell groups 101 to 10m of (m) sets (m>n) consisting of two memory cells 200, 201 to store (n) bits.例文帳に追加

ｎビットを記憶するために、２個のメモリセル２００,２０１からなるｍ組(ｍ＞ｎ)のメモリセル群１０１〜１０ｍを有する。 - 特許庁

The area (7) is provided with a plurality of first to n-th storage areas (71_1 to 71_n) (n is a natural number ≥2).例文帳に追加

データ領域（７）は、複数の第１〜第ｎ記憶領域（７１_１〜７１_ｎ）（ｎは、２以上の自然数）を備えている。 - 特許庁

N pieces of digital data read out during n times of scannings of recording track 20a by a magnetic head 2a are stored into a memory 44.例文帳に追加

記録トラック２０ａを磁気ヘッド２ａがｎ回走査することによって読み出されたｎ個のディジタルデータは、メモリ４４内に記憶される。 - 特許庁

N lines of (where n is a natural number equal to or greater than two) signal line are commonly used for a storage circuit and a D/A converting circuit in a signal line driving circuit.例文帳に追加

信号線駆動回路内の記憶回路やＤ／Ａ変換回路をｎ本（ｎは２以上の自然数）の信号線で共有する。 - 特許庁

Next, in a step St 13, a control table 19 showing the constitution of the respective test patterns P_1-P_n is formed to be stored in the disk 14.例文帳に追加

次に、ステップＳｔ１３において、各テストパターンＰ_1〜Ｐ_nの構成を示す管理テーブル１９を作成し、ディスク１４内に記憶させる。 - 特許庁

A storage circuit of a signal line drive circuit and D/A converter circuit are made to share n-pieces of signal lines (n is a natural number not smaller than 2) with each other.例文帳に追加

信号線駆動回路内の記憶回路やＤ／Ａ変換回路をｎ本（ｎは２以上の自然数）の信号線で共有する。 - 特許庁

When the N/W number data does not exist, the inputted N/W number data is stored in the memory table (S112).例文帳に追加

またＮ／Ｗ番号データが存在しなければ、入力されたＮ／Ｗ番号データをメモリテーブルに記憶するしておくようにする（S112）。 - 特許庁

The first to N-th semiconductor chips have substantially the same configuration, and each includes an identification flag memory circuit including first to N-th memory units and a plurality of through electrodes connected to the identification flag memory circuit.例文帳に追加

第１乃至第Ｎの半導体チップは同一構成を有し、第１乃至第Ｎの半導体チップの各々は、第１乃至第Ｎの記憶部を有する識別フラグ記憶回路と、該識別フラグ記憶回路に接続される複数の貫通電極とを有する。 - 特許庁

The circuit for counting the number of times of rewrite operation comprising an EEPROM cell gate voltage generating circuit 44 for memory, n write/read circuits 15-17, and n EEPROM cells 41-43 for memory counts rewrite operation of a flash type EEPROM and stores the count.例文帳に追加

記憶用ＥＥＰＲＯＭセルゲート電圧生成回路４４と、ｎ個の書き込み読み出し回路１５〜１７と、ｎ個の記憶用ＥＥＰＲＯＭセル４１〜４３とを有し、フラッシュ型ＥＥＰＲＯＭの書き換え回数を計数し、その計数値を記憶する。 - 特許庁

A receiving section 107 receives the data packet, a recovering section 108 recovers the data of n horizontal lines, a storage section 109 stores that data, and a display section 110 gives an instruction to display the n full-width horizontal lines by scanning based on the stored content.例文帳に追加

受信部１０７がデータパケットを受信し、復元部１０８がｎ本の水平ラインのデータを復元し、記憶部１０９がそれを記憶し、表示部１１０は記憶内容に基づいてｎ本の全幅水平ラインを走査により表示するよう命令する。 - 特許庁

A selection order adding section 25 prioritizes operating frequencies on the basis of the code error rate, the equalization error and the receive field strength stored in the tables 22, 23, 24 and the C/N predictive value stored in the predictive C/N table 27 and stores them in a priority frequency table 28.例文帳に追加

選択順位付加部２５は、各テーブル２２、２３、２４に記憶された符号誤り率、等化誤差、受信電界強度と、予測ＣＮテーブル２７に記憶されたＣＮ比予測値に基づいて運用周波数に順位付けを行って優先周波数テーブル２８に記憶する。 - 特許庁

The digital signals of the n bits stored in the n storing circuits are converted into corresponding analog signals by a D/A convertor formed at each pixel to be input to a liquid crystal element.例文帳に追加

このｎ個の記憶回路に記憶されたｎビットのデジタル信号は、画素毎に形成されたＤ／Ａコンバータにより対応するアナログ信号に変換され、液晶素子に入力される。 - 特許庁

When writing a received packet in a packet buffer (12), an address thereof is stored as a read address for each of destinations corresponding to physical ports (P#0-P#n) and received packet information of the received packet is stored.例文帳に追加

受信パケットをパケットバッファ(12)に書き込むとき、そのアドレスを、物理ポート(P#0〜P#n)に対応する宛先毎に読出アドレスとして記憶すると共に、該受信パケットの受信パケット情報を記憶する。 - 特許庁

In order to protect against photocurrents generated by a storage node circuit 154, an n-type well guard ring 164 is disposed at a place as near as to a transistor or another element in the node circuit 154.例文帳に追加

記憶ノード回路154の外部で生成された光電流に対する保護を行なうために、nウェルガードリング164が、記憶ノード回路154内のトランジスタその他の素子に可能な限り近接して配置される。 - 特許庁

The packet loss value B is considered as the average value of the packet loss values for N times stored in the first processing, and the packet loss value A is considered as the average value of the packet loss values for N times stored in the second processing.例文帳に追加

パケットロス値Ｂは、第１の処理で記憶されたＮ回分のパケットロス値の平均値とし、パケットロス値Ａは、第２の処理で記憶されたＮ回分のパケットロス値の平均値とする。 - 特許庁