「順次アドレス指定」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

そして、アドレスバスの接続状態をチェックする場合に、デバイス５に対して、複数のアドレスを順次に指定して該アドレス毎に異なるデータを書き込んだ後、最初に指定したアドレスのデータを読み出し、実際に読み出されたデータが、最初に指定したアドレスへのデータ書き込み時に指示したデータと異なるか否かを調べる。例文帳に追加

When checking the connection condition for an address bus, a plurality of addresses is assigned in order to write data different in every address, to the device 5, the data of the first assigned address is read out thereafter, and it is checked whether the actually read-out data is different from the data assigned when writing the data to the first assigned address. - 特許庁

アドレス設定装置がランダムアドレス設定コマンドを発して各通信端末装置に対して任意の仮アドレスを設定させ、次にアドレス設定装置が宛先アドレスを順次変更した動作要求コマンドを発して通信端末装置による応答を確認して存在する仮アドレス及びその通信端末装置の機能を調べ、その後、アドレス設定装置がアドレス変更コマンドを前記仮アドレスの存在する各通信端末装置に対して発し、各通信端末装置に対しアドレス設定装置が指定する本アドレスに変更させる。例文帳に追加

Then the address setting device generates an operation request command in which destination addresses are successively changed, confirms responses from the communication terminals and checks existing virtual addresses and the functions of the communication terminals corresponding to the virtual addresses. - 特許庁

受信機１は、端末機器１２−１，１２−２，１２−３…のアドレスＡ＝１〜ｎを順次繰り返し指定し、次に送信する端末アドレスに対し２つ前の端末アドレスを持つ端末機器からの応答信号の受信終了に同期して端末アドレスをもつ呼出信号の送信を開始する。例文帳に追加

A receiver 1 successively repeatedly designates addresses A=1 to n of terminal equipment 12-1, 12-2, 12-3, etc., and then starts the transmission of call signal having a terminal address synchronously to the receiving end of response signal from terminal equipment having a terminal address preceding the terminal address to be transmitted by two. - 特許庁

非順次アドレス指定可能な記憶場所が関わるダイレクトメモリアクセス転送を実施するための方法及び装置例文帳に追加

METHOD AND DEVICE FOR IMPLEMENTING DIRECT ACCESS TRANSFER RELATED TO NONSEQUENTIAL ADDRESS DESIGNABLE STORAGE PLACE - 特許庁

表示アドレス生成器３６が表示アドレスを順番に生成すると、変換テーブル２８の作用によって、３Ｄメモリ２２上のアドレスが順次指定され、読み出された複数のエコーデータに基づき補間処理がなされた後、フレームメモリ３２上に指定断面に相当する断層画像が構築される。例文帳に追加

When a displaying address generator 36 generates displaying addresses in order, addresses on a 3D memory 22 are designated in order, interpolation processing is performed based on many pieces of read echo data and then, the tomographic image equivalent to the designated cross section is constructed on a frame memory 32. - 特許庁

そして、電源投入直後のアドレス設定時には、アドレス設定抵抗Ｒ２〜Ｒ９の抵抗値に基づいて端末制御部の列を指定し、指定された列においては、列の最後尾の端末制御部からアドレスを設定していき、コントロールライン１１を介して順次一つ前の端末制御部を指定しながらアドレス設定を行っていく。例文帳に追加

At the time of address setting immediately after turning on a power supply, a certain column of terminal control parts is specified based on the resistance values of respective address setting resistors R2 to R9, and in the specified column, addresses are successively set up from the final terminal control part of the column so that the terminal control part just before is specified to set up its address. - 特許庁

モード信号ＭＯＤで通常動作モードを設定し、ロウアドレス信号ＲＡＤＲでメモリセルブロック１の全アドレスを順次指定して“Ｈ”のデータを書き込む。例文帳に追加

Setting up a normal operation mode by using mode signals MOD, "H" data are written by sequentially specifying the whole address of a memory cell block 1 using row address signals RADR. - 特許庁

アドレス設定部５は共有されるデータバスＡ２へのデータ出力状態に基づいて、各装置１００、１０１、１０２に対して順次、データバスＡ２へのデータ出力許可として、アドレスバスＡ１へ指定アドレスを出力する。例文帳に追加

An address-setting section 5 sequentially permits each of devices 100, 101 and 102 to output data to a data bus A2, on the basis of a data output state to the data bus A2 shared in common an outputs and designated address to the data bus A1. - 特許庁

ダイレクトメモリアクセス（ＤＭＡ）コントローラ４は、アドレス管理部７がアドレス指定制御部５に対して読出すべき読出し単位ＲＵの先頭アドレスを順次供給していくことで、読出し単位ＲＵを継続的に読出していくことができる。例文帳に追加

The direct memory controller (DMA) controller 4 can continuously read out read units RU by successively supplying head addresses of the read unit RU to be read from an address management part 7 to an address designation control part 5. - 特許庁

リフレッシュ制御部は、メモリセルアレイ内の一部の対象メモリセル群を設定するための対象メモリセル群設定部と、メモリセルアレイ内のすべてのメモリセルを指定可能な複数のリフレッシュアドレスを順次発生させるリフレッシュアドレス発生部と、注目リフレッシュアドレスが対象メモリセル群を指定しているか否かを判定するためのリフレッシュアドレス判定部と、を備える。例文帳に追加

The refresh control part is provided with a target memory cell group setting part for setting a portion of the target memory cell group in the memory cell array, a refresh address generating part for sequentially generating a plurality of refresh addresses that can designate all memory cells in the memory cell array, and a refresh address determining part for determining whether an attention refresh address designates the target memory cell group. - 特許庁

書き込みパケットデータについて書き込みアドレスを指定しつつメモリへの書き込みをなす書込み手段と、読み出しアドレスを指定しつつメモリからパケットデータを順次読み出す読出し手段と、書込み手段と読出し手段についてFIFO制御をなす状態制御手段と、を含む。例文帳に追加

The packet buffer FIFO memory device includes a writing means for writing the writing packet data in the memory while specifying a writing address, a reading means for sequentially reading the packet data from the memory while specifying a reading address and a state control means for performing the FIFO control for the writing means and the reading means. - 特許庁

マルチタスクシステム１では、ＣＰＵ１０１が、ＯＳ１２１の各プログラム１０５〜１０８に基づいて、「例外」を検出すると起動するタスクを指定して、その指定タスクのために設けられたタスク割付テーブル１０９に従って、実行単位を順次実行する際に、その実行単位が属するコンポーネントソフトウェアに割り当てられた論理アドレス空間の論理アドレスを物理アドレスに変換する。例文帳に追加

In the multitasking system 1, a CPU 101 designates a task, which starts when "an exception" is detected, based on respective programs 105-108 of an OS 121, and when executable units are sequentially executed according to a task allocation table 109 provided for the designated task, converts a logical address of a logical address space assigned to a component software to which the executable units belong, into a physical address. - 特許庁

キーコード読出し回路２は装置の初期化を検出したことを示すリセットコントロール回路３からの起動信号を受けると、アドレスＡ指定回路６かのアドレス情報にしたがってシリアルメモリ１からデータの読出しを行い、読出したデータを順次レジスタ５に記録していく。例文帳に追加

Upon receiving a start signal indicative of detection of initialization from a reset control circuit 3, a key code read circuit 2 reads out data from a serial memory 1 according to address information from an address A designating circuit 6 and records the data thus read out sequentially in a register 5. - 特許庁

制御用ＲＯＭ３１には各種制御入力を処理するプログラムと音声信号の入出力のためのプログラムとが記憶されており、ＲＯＭアドレス制御部３２にて指定されたアドレスのプログラム語（命令）を順次出力していく。例文帳に追加

A program for processing various control inputs and a program for input/output of an aural signal are memorized in a control ROM 31, and a program language (command) of an address designated by a ROM address control part 32 is outputted sequentially. - 特許庁

レジスタ１は、不良セグメントのアドレスをインデックス順次の一方端側に配置して格納しており、セレクタ３は、レジスタ１を参照して不良セグメントの指定アドレスを正常セグメントのそれに変換して前記記憶装置に出力する。例文帳に追加

In the register 1, an address of a defective segment is stored being arranged at one side end of the order of the indexes, in the selector 3, a specified address of a defective segment is converted into that of a normal segment referring to the register 1, and it is outputted to the storage device. - 特許庁

このフラッシュメモリでは、電源電圧が投入される毎に所定回数Ｎｍａｘだけアドレスを順次指定し、各アドレスのメモリセルトランジスタＭＣのリテンションチェックを行ない、しきい値電圧が低下しているメモリセルトランジスタＭＣの再プログラムを行なう。例文帳に追加

In this flash memory, an address is sequentially designated by a predetermined number of times Nmax at every supply of a power supply voltage, the retention checking of the memory cell transistor MC of each address is carried out, and a memory cell transistor MC where a threshold voltage is reduced is reprogrammed. - 特許庁

ＮＡＮＤ型フラッシュメモリにおいて、複雑なファイル管理をおこなわなくても、欠陥ブロックへのアクセスを回避し、リードイネーブルのトグル動作だけで、指定アドレスに対応するデータ以降のデータを順次出力させること。例文帳に追加

To prevent access for a defective block without performing complex file control and to output successively data succeeding to data corresponding to a specified address by only toggle operation of read-enable, in a NAND type flash memory. - 特許庁

ＤＭＡコントローラ１４は、ＲＰＵ１２から出力される２本の画素データ３２，３３をライン単位で順次に書込みアドレスを指定して主メモリ１３に転送する。例文帳に追加

The DMA controller 14 sequentially designates a write address to two pixel data 32, 33 outputted from the RPU 12 and transfers the data to the main memory 13. - 特許庁

一方、ランダムパターンを発生させる場合には、カウンタ３４の計数値で指定されるアドレスに記憶されたランダムパターンを順次出力する。例文帳に追加

In addition, to generate a random pattern, a random pattern that is stored in an address designated by the counted value of a counter 34 is outputted sequentially. - 特許庁

したがって、連続する論理アドレス９０が指定され、各最小アクセス単位に順次アクセスする場合、メモリコントローラは、アクセス毎にバンク切替を行うことになる。例文帳に追加

Thereby, when continuous logical addresses 90 are specified and respective minimum access units are successively accessed, the memory controller switches banks for every access. - 特許庁

カラー識別手段、カラー識別変換手段と各カラーの転送先開始アドレス指定手段の最小限の回路を追加するのみで線順次カラー読み取り機能を実現する。例文帳に追加

To provide a data transfer apparatus for realizing a line sequential color read function by having only to add a minimum circuit for a color identification means, a color identification conversion means, and a transfer destination start address designation means for each color to a conventional apparatus. - 特許庁

そして、室外機１０は、グループ設定処理の開始から終了されるまでの間、室内機を順次個別指定し、同個別指定された室内機は電源ランプを点滅させ、ユーザーはこの点滅状態の間にグループに属する室内機をグループリモコン１２で選択・アドレス登録する。例文帳に追加

Then the outdoor unit 10 individually specifies indoor units in order from start to end of the group setting processing, the individually specified indoor units blink power supply lamps, and a user selects the indoor units belonging to the group and registers their addresses with the group remote controller 12 during the blinking state. - 特許庁

複数のサブネットに対応して各ＶｏＩＰ端末１毎に割当てられている全てのＩＰアドレスを相手先別に電話帳データとして記憶管理している状態において、発信側のＶｏＩＰ端末１は、電話帳データの中から通話相手先が選択指定された場合に、その通話相手先に対応付けられている電話帳レコードから全てのＩＰアドレスを順次読み出して発呼する。例文帳に追加

In a state that each VoIP terminal 1 stores and manages all IP addresses assigned to each VoIP terminal 1 corresponding to a plurality of subnets by destinations as telephone directory data, when the party is selected and designated from the telephone directory data, the caller VoIP terminal 1 sequentially reads all the IP addresses from a telephone directory record in cross-reference with the party and makes a call. - 特許庁

エラー統計値が所定の閾値を越えた場合に被疑ディスク装置と判定した復元モード設定中の上位装置１６からのアクセス空き時間に、被疑ディスク装置のアドレス範囲を指定しながらデータを予備ディスク装置３４へ順次コピーして復元する処理を開始する。例文帳に追加

In not-accessed time from a host device 16 that is determined as a fault-suspected device and is setting a restoration mode when an error statistic value exceeds a prescribed threshold, a processing, where the address range of the fault-suspected device is designated and data are successively copied to a spare disk device 34 for restoration, is started. - 特許庁

複数ｎビット単位でアドレス指定されたｎビットのメモリセルを、ｎ／ｋ（但し、ｋは２以上）ずつに区分して、ｎ／ｋビットずつ順次選択し、選択された前記ｎ／ｋのメモリセルの出力データをｎ／ｋ個のセンスアンプで判定し、読み出しデータとしてシリアルに出力する。例文帳に追加

A memory cell of (n) bits in which an address is specified for each plurality of (n) bits unit is sectioned for each n/k (k:2 or more), selected successively every n/k bits, output data of the selected memory cell of the n/k are discriminated by sense amplifiers of n/k pieces, and outputted in serial as read-out data. - 特許庁

たとえば、ワイドサイズ対応で駆動する無効映像領域用の水平走査クロックＨＣＫ（６ｆＨ仕様）の周波数よりも、有効映像領域の表示画素を点順次でアドレス指定するための水平走査クロックＨＣＫの周波数を低く、８ｆＨ仕様に設定する。例文帳に追加

For example, the horizontal scanning clock HCK for dot-sequentially addressing a display pixel in the effective image area is set to an 8fH specification, which is lower than a horizontal scanning clock (6 fH specification) for the non-effective image area for driving in a wide size. - 特許庁

第一の記憶領域(450)、第二の記憶領域(430)、又は第一及び第二の記憶領域の両方は順次アドレス指定可能な記憶場所の副領域を含むことができ、その副領域はそれぞれの領域内でストライドの分だけ隔てられている。例文帳に追加

The 1st and 2nd storage areas (450) and (430) or both the 1st and 2nd storage areas can include subareas of a sequential address designable storage area and the subareas are separated in respective areas for a stride. - 特許庁

圧縮データ切替手段により、指定された回転角度に応じて設定されるアドレスに基づいて圧縮データを順次切替えながら読み出し、伸張手段により圧縮データを伸長して伸長データを生成し、伸張後に生成される少なくとも１ラインの伸長データを記憶する。例文帳に追加

A compressed data changeover means reads the compressed data on the basis of an address set in response to a designated rotation angle while sequentially switching the compressed data, and an expansion means expands the compressed data to generate expanded data and stores the expanded data with at least one line that are generated after the expansion. - 特許庁

記憶装置内のデータファイルに対し，指定データに至るまで先頭から順次アクセスしつつ，所定レコード数分のレコード群のＩＤと記憶装置における先頭アドレスとの対応を索引メモリに登録し，指定データが属するレコード群をワークメモリに転送後，ワークメモリでデータアクセスする。例文帳に追加

A data file in a storage device is successively accessed from the top to designated data, and the association of the ID of record groups for the predetermined number of records and a leading address in the storage device is registered in an index memory, and the record group to which the designated data are belonging is transferred to a work memory, and data access to the work memory is performed. - 特許庁

方法及び装置は、フレームバッファのようなメモリの1つ以上の領域を含むコンピュータグラフィックシステム(400)における使用に特に適合し、そのメモリの領域は、グラフィックシステム(400)の第一の記憶領域(450)内で連続しているが順次アドレス指定可能でない記憶場所として矩形状の態様で編成されている。例文帳に追加

The method and device are especially suitable to be used in the computer graphic system (400) including one or more areas of a memory such as a frame buffer, and the memory areas are organized in a rectangular form as storage areas which are continuous but are not sequential address designable in the 1st storage area (450) of the system (400). - 特許庁