「16-Bit」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A tag bit generating circuit 17 generates a tag bit based on attribute information generated by an image information generating circuit 16, extends the configuration of the tag bit and uses the extended bit to distinguish a 1st image from a 2nd image in the case of compositing the images.例文帳に追加

タグビット生成回路１７では、画像情報生成回路１６にて生成された属性情報に基づいてタグビットを生成するとともに、タグビットの構成を拡張し、その拡張したビットを使用して画像合成時の第１画像と第２画像の区別を可能とする。 - 特許庁

A display process client 1 determines the value of the exponent part of an characteristic 16-bit integer according to the value of a bit string constituting a 32-bit integer indicating a coordinate value on a graphic display, performs an arithmetic shift operation on the bit string to be sent, and sends the result to a display process server 2.例文帳に追加

表示処理クライアント１は、グラフィック表示の座標値を示す３２ビット整数を構成するビット列の値に応じて、指数部付き１６ビット整数の指数部の値を決定し、送信対象のビット列に対して算術シフト処理を実行して表示処理サーバ２に送信する。 - 特許庁

This electric screwdriver 10 comprises a bit holder 14 for receiving, fixing and holding a shaft of the screwdriver bit 12 and a housing 18 having a through hole 16 that receives the bit holder 14 and holds the bit holder rotatably about the axis and slidably in the axis direction.例文帳に追加

電動ドライバー１０は、ドライバービット１２のシャフトを受け入れて固定保持するビットホルダ１４と、該ビットホルダ１４を受け入れて、同ビットホルダをその軸線を中心に回転可能、且つ、同軸線方向で摺動に保持する貫通孔１６を有するハウジング１８とを有する。 - 特許庁

In the case data expressing a pixel by 4 bits (16 gradations) are inputted, instead of a 16 bit pattern, a 32 bit pattern of a double size is prepared as a corresponding pattern thereof so as to be stored in a digital data outputting unit 1001.例文帳に追加

１画素が４ビット（１６階調）で表現されるデータを入力する場合、対応するパターンとして１６ビットのパターンではなく、その２倍の３２ビットのパターンを用意し、それをデジタルデータ出力装置１００１に格納しておく。 - 特許庁

A short circuit 30 connected to end parts of the word lines 14 and the bit lines 16 is provided, after an operation mode, the all of the word lines 14 and the bit lines 16 are short-circuited at the time of applying a power source or cutting off a power source.例文帳に追加

ワード線１４及びビット線１６の端部に接続されたショート回路３０が設けられ、動作モード後、電源投入時または電源遮断時に、これらワード線１４及びビット線１６の全てをショートさせる。 - 特許庁

As a 16-bit input, 16-bit output device, one KASUMI round for generating a fractional portion of the KASUMI cipher is deployed with appropriate feedback such that eight sequential rounds produce the KASUMI output.例文帳に追加

１６ビット入力、１６ビット出力の装置であり、ＫＡＳＵＭＩ暗号の断片部分を生成する１つのＫＡＳＵＭＩラウンドが、８つ連続して、ＫＡＳＵＭＩ出力を生成するよう、適切なフィードバックをともなって配備される。 - 特許庁

The external terminals 41, 42 connected to the data bus are provided with external buffers 31, 32 connected to the respective internal buffers 23 to 26 to hold the data of the high order 16-bit side, and external buffers 33, 34 for holding the data of the low order 16-bit side.例文帳に追加

データバスに接続される外部端子４１，４２側に、各内部バッファ２３〜２６と接続され、上位１６ビット側のデータを保持する外部バッファ３１，３２と、下位１６ビット側のデータを保持する外部バッファ３３，３４を設ける。 - 特許庁

The bit line charge circuit 16 connects the second bit line BLB to a power source VDD at a certain timing of the reading operation, and disconnects the second bit line BLB from the power source VDD before the reading operation is completed.例文帳に追加

ビット線チャージ回路１６は、読み出し動作中のあるタイミングで、第２ビット線ＢＬＢと電源ＶＤＤとを接続し、且つ、読み出し動作が終了するまでに、第２ビット線ＢＬＢと電源ＶＤＤとの接続を切断する。 - 特許庁

An upper side shift operation unit 21 and a lower side shift operation unit 22 obtain 24 bit data of quotients y_1 and y_2 by computing x×(1-α)±α by 16 bit operation and dividing it with 2×(1-α) by 24 bit operation.例文帳に追加

上側シフト演算部２１及び下側シフト演算部２２は、ｘ・（１−α）±αを１６ビット演算により算出してから、それを２４ビット演算により２・（１−α）で除算して、商ｙ_1，ｙ_2の２４ビットデータを求める。 - 特許庁

A delay circuit 16 temporarily stores (n)-bit data selected by the switch 14 and delays them by one frame (or field) period.例文帳に追加

遅延回路１６は、スイッチ１４により選択されたｎビット・データを一時記憶し、１フレーム（又はフィールド）期間、遅延する。 - 特許庁

The selected corresponding data and the alarm bit are written into the same address as in a buffer memory 16, and are further read simultaneously.例文帳に追加

選択された対応のデータと警報ビットはバッファメモリ１６の同じアドレスに書き込まれ、さらに同時に読み出される。 - 特許庁

Set value of the register 12 is updated based on overflow output of the least significant 16 bits of the counter 11 in 21 bit pattern.例文帳に追加

２１ビット構成のカウンタ１１の下位１６ビットオーバーフロー出力に基づいてレジスタ１２の設定値を更新する。 - 特許庁

A mobile member 16 having an auxiliary cutter bit 9 at its front end is protrudably arranged along the guide walls 13, 14.例文帳に追加

ガイド壁部１３，１４に沿って予備カッタービット９を前端に有する可動部材１６を突出可能に設ける。 - 特許庁

To shorten processing time required for reading data at the time of handling the immediate data of 16 bits in an 8-bit microcomputer.例文帳に追加

８ビットマイコンにおいて、１６ビットの即値データを取り扱う際のデータの読み出しに要する処理時間を短縮する。 - 特許庁

An encoding amount control circuit 16 assigns the number of bits for each picture at the time of recoding using that average bit rate.例文帳に追加

その平均ビットレートを符号量制御回路１６が用いて、再符号化時のピクチャ毎のビット数を割り与える。 - 特許庁

The odd-numbered and even-numbered bit lines 12 are connected to terminals of sense amplifiers 16 one pair by one pair.例文帳に追加

これらのスイッチ１４を介して、奇数番目又は偶数番目のビット線を一対ずつセンスアンプ１６の端子に接続する。 - 特許庁

Then, amplitude adjustment can be performed without carrying out multiplication (16×11) with a multiple bit signal of 16(N) bits and an amplitude adjustment value of 11(M) digits in a conventional way.例文帳に追加

このため、従来のように１６（Ｎ）ビットの多ビット信号と１１（Ｍ）桁の振幅調整値との乗算（１６×１１）をすることなく振幅調整が行える。 - 特許庁

Based on the count of horizontal sync signal from a 4 bit counter 122, the selector 123 adds the absolute differentiation values of 16 lines through the adders 124-0 to 124-15.例文帳に追加

セレクタ123は、４bitカウンタ122がカウントする水平同期信号のカウント値に基づいて、16本のラインの微分値の絶対値をそれぞれ加算器124-0乃至124-15により加算させる。 - 特許庁

An address inversion circuit 16 inverts each bit of the address signal 28 to be outputted when the access signal 24 is "logic" 1, and outputted as it is when the access signal 24 is "logic" 0.例文帳に追加

アドレス反転回路16では、アクセス信号24が論理”1”のときアドレス信号28の各ビットを反転して出力し、アクセス信号24が論理”0”のときそのまま出力する。 - 特許庁

For fonts defined with linear indexing rather than 2-byte matrix indexing, each XChar2b structure is interpreted as a 16-bit number with byte1 as the most significant byte.例文帳に追加

2バイトの行列形式のインデックスでなく線形インデックスで定義されたフォントに対しては、各XChar2b構造体は最上位バイトが byte1 である16ビットの数として解釈される。 - XFree86

For fonts defined with linear indexing rather than 2-byte matrix indexing, each XChar2b structure is interpreted asa 16-bit number with byte1 as the most significant byte.例文帳に追加

2バイトの行列形式のインデックスではなく、線形インデックスで定義されたフォントについては、各XChar2b 構造体は byte1 が最上位バイトである16ビットの数と解釈される。 - XFree86

The normal operation confirmation test of the FCS inspection processing is performed based on the generation or no generation of the FCS error when the CRC polynomials of 16 bit, 32 bit are coincident or different.例文帳に追加

１６ビット、３２ビットのＣＲＣ多項式が一致又は相違した場合のＦＣＳエラーの発生又は非発生に基づいてＦＣＳ検査処理の正常動作確認試験を行う。 - 特許庁

In a graphic controller part 310, an image processing par 210, and a source driver 130, processing in the 16-bit mode or the 24-bit mode is performed in accordance with the logical level of the mode switching signal SW.例文帳に追加

グラフィックコントローラ部３１０、画像処理部２１０、およびソースドライバ１３０では、モード切替信号ＳＷの論理レベルに応じて、１６ビットモードまたは２４ビットモードの処理が行われる。 - 特許庁

Furthermore, a time stamp generating circuit 16 updates a high-order 4-bit of a time stamp at a rate of once per 1/4 revolution of a rotary drum 23 and resets a low-order 18-bit at the same time.例文帳に追加

また、タイムスタンプ生成回路１６はタイムスタンプの上位４ビットは回転ドラム２３の１／４回転に１回の割合で更新し、同時に下位１８ビットはリセットされる。 - 特許庁

The printer 200 converts the color image data into a bit map data and performs monochromatic conversion based on the monochromatic conversion processing information to develop a bit map which is printed monochromatically by means of a printer engine 16.例文帳に追加

プリンタ２００は、このカラーの画像データをビットマップデータにし、モノクロ処理情報に基づいてモノクロ変換処理を施してビットマップ展開して、プリンタエンジン１６によりモノクロのプリントをする。 - 特許庁

To update software causing data type conversion (e.g. conversion from 8-bit type into 16-bit type) without affecting the operation after updating while continuing the system operation.例文帳に追加

システム運用を継続しながらデータの型変換（例えば８ビット型から１６ビット型への変換）を伴うソフトウェアの更新を、更新後の動作に影響を与えることなく行うこと。 - 特許庁

Jackpot determining processing uses data processed by subtracting 1 from low-order byte 8-bit data of the latched 16-bit data, as a random number value for determining a special symbol.例文帳に追加

ラッチされた１６ビットのデータのうち下位バイトの８ビットのデータから１を減算して加工処理したデータを特別図柄判定用乱数値として、大当たり判定処理に用いる。 - 特許庁

A pair of bit lines BL, /BL is divided for each of, for example, 16 memory cells MCi (i=0-15), and one column is composed for each pair of divided bit lines BBL, /BBL.例文帳に追加

ビット線対ＢＬ、／ＢＬは、たとえば１６個のメモリセルＭＣｉ（ｉ＝０〜１５）毎に分割されており、この分割された分割ビット線対ＢＢＬ、／ＢＢＬ毎に１カラムを構成している。 - 特許庁

In a case when the most significant bit 17a of the address is set when CPU 16 accesses ROM 17, a Halt signal is given to CPU 16, thus CPU 16 is stopped at the address.例文帳に追加

ＣＰＵ１６がＲＯＭ１７にアクセスした際に、そのアドレスの最上位ビット１７ａがセットされていた場合は、ＣＰＵ１６に対してＨａｌｔ信号を与えるので、ＣＰＵ１６は、そのアドレスで停止するようになる。 - 特許庁

The housing 12 has an approximately cylindrical tube 16 for rotatably supporting a bit holder 14 on an aperture on a front face and a grip 18 branching downwardly from the tube 16 with an approximately right or obtuse angle from the side of the bit holder 14.例文帳に追加

ハウジング１２は、前面の開口部にビットホルダ１４を回転可能に支持する略円筒状の筒部１６と、ビットホルダ１４側から見て略直角または鈍角の角度で筒部１６から下方に分岐するグリップ部１８とを有する。 - 特許庁

In a 1st step 11, four bits as an element of a 16×16 matrix table specified with a row number which is the high-order four bits of an 8-bit input bit array and a column number which is the low-order four bits are outputted.例文帳に追加

第１ステップ１１においては、８ビットの入力ビット列の上位４ビットを行番号、下位４ビットを列番号として、これら行番号と列番号で指定される１６×１６行列テーブルの要素である４ビットを出力する。 - 特許庁

A ferroelectric storage device has a plurality of word lines 14, a plurality of bit lines 16, a plurality of ferroelectric memory cells 18, a word line driver 20 driving a plurality of word lines, and a bit line driver 22 driving a plurality of bit lines 14.例文帳に追加

強誘電体記憶装置は、複数のワード線１４と、複数のビット線１６と、複数の強誘電体メモリセル１８と、複数のワード線を駆動するワード線ドライバ２０と、複数のビット線を駆動するビット線ドライバ２２とを有する。 - 特許庁

Write data in 16-bit by two blocks are generated corresponding to the 8-bit luminance data Y by 2 blocks and the 8-bit color difference data Cb, Cr by 1 block (B, C) and fed sequentially to a frame memory from a buffer memory section in the unit of blocks.例文帳に追加

２ブロック分の８ビットの輝度データＹ、１ブロック分の８ビットの色差データＣｂ，Ｃｒに対応して、２ブロック分の１６ビットの書き込みデータを生成し（図３Ｂ，Ｃ）、バッファメモリ部よりフレームメモリにブロック単位で順次供給して書き込みをする。 - 特許庁

The clock interruption control part 136 outputs only CLKA when 8 bit mode is designated; outputs CLKA and CLKB when 12 bit mode is designated; outputs CLKA, CLKB, and CLKC when 16 bit mode is designated.例文帳に追加

クロック遮断制御部１３６は、８ビットモードの指定がなされればＣＬＫＡのみを出力し、１２ビットモードの指定がなされればＣＬＫＡ及びＣＬＫＢを出力し、１６ビットモードの指定がなされればＣＬＫＡ、ＣＬＫＢ及びＣＬＫＣを出力する。 - 特許庁

A 2nd PWM signal generating means 16 generates a PWM signal 16a corresponding to the low-order 6-bit data.例文帳に追加

第２のＰＷＭ信号発生手段１６は、下位６ビットのデータに対応した第２のＰＷＭ信号１６ａを生成する。 - 特許庁

At the start-up of the oscillatory wave motor, however, an RS flip flop 41 causes the 16-bit register 43 to output specific speed data.例文帳に追加

ただし、振動波モータの起動時には、ＲＳフリップフロップ４１が１６ビットレジスタ４３に特定な速度データを出力させる。 - 特許庁

In an input terminal 20, 16 bit data of x extracted from an audio signal from the CD-DA 11 are input.例文帳に追加

入力端子２０には、ＣＤ−ＤＡ１１からの音声信号から抽出されたｘの１６ビットデータが入力される。 - 特許庁

Further, a prefix code is supplied to the decoder earlier than a fixed length instruction code such as a 16-bit code modified by the prefix.例文帳に追加

さらに、プレフィックスはこれが修飾する１６ビットのような固定長命令コードよりも先にデコーダに供給される。 - 特許庁

A screw driver bit 16 passes to be extended through the head portion 19 of a torque wrench which is used to loosen and tighten a lock nut.例文帳に追加

ねじドライバービット１６は、ロックナットを緩めたり締めたりするのに用いられるトルクレンチのヘッド部１９を通過して伸びている。 - 特許庁

The memory cell contact part 95 connects the part between a drain area 120 of the switching transistors 16, 18 and a bit line BL electrically.例文帳に追加

メモリセルコンタクト部９５は、スイッチングトランジスタ１６，１８のドレイン領域１２０と、ビット線ＢＬとの間を電気的に接続する。 - 特許庁

The IV generating section 62 (92) converts the provided 4-byte LBA into 16-bit data by using, for example, a hash function.例文帳に追加

ＩＶ生成部６２（９２）は、供給された４バイトのＬＢＡを、１６ビットのデータに、例えば、ハッシュ関数を用いて変換する。 - 特許庁

A sound encoding part 16 performs bit assignment in accordance with the analysis result of the object channel read out from the analysis result storage part.例文帳に追加

音声符号化部１６は、分析結果記憶部から読み出した対象チャンネルの分析結果に従ってビット割当を行う。 - 特許庁

A sign extension circuit 78 extends a 16-bit offset to 64 bits, and an exceptional vector is stored in a sign-extended form.例文帳に追加

符号拡張回路（７８）は、１６ビットオフセットを６４ビットへ拡張し、例外ベクトルは符号拡張された形態で格納される。 - 特許庁

The additional bit and the write expectation value are stored in a memory cell at an address while being supplied to the memory (16) as write data.例文帳に追加

この付加ビットと書き込み期待値とは、書き込みデータとしてメモリ（１６）に供給されてアドレスのメモリセルに格納される。 - 特許庁

Error vector generators 16, 18 generate an error vector as a result of comparing each generated bit sequence with the received code symbol.例文帳に追加

生成された各ビットシーケンスを、受信したコード記号と比較した結果、誤差ベクトルが誤差ベクトルジェネレータ（１６，１８）で生成される。 - 特許庁