「16-Bit」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The data of a character with edge of 12 bits are expressed by a code of 16 bits and stored in a ROM 108, and read to a decoder 110 through a ROM bus of 16 bits as a display data s108 when displayed, and the decoder 110 converts the 16-bit code into a character data s110 and the edge data s111 of 12 bits.例文帳に追加

１２ドットの縁付き文字データを１６ビットのコードで表わしてＲＯＭ１０８に格納し、表示時に表示データｓ１０８として１６ビットのＲＯＭバスを通してデコーダ１１０に読み出し、デコーダ１１０により１６ビットのコードが１２ドットの文字データｓ１１０と縁データｓ１１１とに変換する。 - 特許庁

To provide a moving vector transformation device capable of reducing operation quantity for judging the efficiency of encoding as to a moving vector transformation device for inputting 16×16 moving vectors of MPEG2 in a bit stream indicating MPEG2 image compression information to be inputted and generating 8×8 moving vectors of MPEG4 and 16 × 16 moving vector of MPEG4.例文帳に追加

入力となるＭＰＥＧ２の画像圧縮情報を示すビットストリームにおけるＭＰＥＧ２の１６×１６の動きベクトルを入力とし、ＭＰＥＧ４の８×８の動きベクトル及びＭＰＥＧ４の１６×１６の動きベクトルを生成する動きベクトル変換装置において、符号化効率の判定に伴う演算量を削減することのできる動きベクトル変換装置を得る。 - 特許庁

The microprocessor is provided with a queue selector outputting a 16 bit instruction code to be decoded according to a first selecting signal, and a first decoder to decode a selected instruction code.例文帳に追加

第一の選択信号に従って、デコードすべき１６ビット命令コードを選択して出力するキューセレクタと、選択された命令コードをデコードする第一のデコーダとを備える。 - 特許庁

This VLIW processor is provided with a compact external instruction set and combines the instruction level parallelism of a VLIW architecture with the 'footprint' of an encoded code of a densified 16-bit instruction set.例文帳に追加

コンパクトな外部命令セットを備えて、ＶＬＩＷアーキテクチャの命令レベルパラレリズムを、高密度化１６ビット命令セットの符号化したコードの「フットプリント」と組み合わせたＶＬＩＷプロセッサ。 - 特許庁

The transmission line section 16 extracts the information signal bit from the multiplexed frame, converts the transfer rate into a frame rate of 2 Mbps, inserts the resulting frame to a time slot TS0, and transmits the resulting frame to a transmission line.例文帳に追加

伝送路部１６は、多重化されたフレームから情報信号ビットを抽出して、２Ｍｂｐｓのフレーム速度に変換し、タイムスロットＴＳ０に挿入して、伝送路に送出する。 - 特許庁

To provide a semiconductor device which can eliminate the need for a 16-bit data output port for sending out read data for test even when a data bus is a one-way bus and realize a high-speed test.例文帳に追加

データバスが単方向バスであっても試験用のリードデータを送出する１６ビットのデータ出力ポートを不要にでき、高速のテストを実現できる半導体装置を提供する。 - 特許庁

Also, signals instructing an MCS transmitted from the base station are extracted in an MCS extraction part 16 and input to the bit-under-charge amount calculation part 11, a coding part 12 and a modulation part 13.例文帳に追加

また、基地局から送信されたMCSを指示する信号は、MCS抽出部１６にて抽出され、担当ビット量計算部１１と符号化部１２と変調部１３へ入力される。 - 特許庁

A bit deleting part 15 compresses the pixel data of each area so that the data can be expressed with only the necessary number of bits, and a cell integrating part 16 assembles the cells for each area on each horizontal scanning line.例文帳に追加

ビット削減部１５は、各領域の画素のデータを必要なビット数のみで表すように圧縮し、セル化部１６は、各水平走査線上の領域毎にセルを組み立てる。 - 特許庁

The memory cell 2 is provided at the position where the bit line pair 4/5 intersect the word line 3 and includes a first transistor (first Tr) 6, a second transistor (second Tr) 16 and a magnetic resistance element 7.例文帳に追加

メモリセル２は、ビット線対４・５とワード線３とが交差する位置に設けられ、第１トランジスタ（第１Ｔｒ）６と第２トランジスタ（第２Ｔｒ）１６と磁気抵抗素子７とを含む。 - 特許庁

According to odd addresses, a select signal is outputted to a buffer 31 through an OR gate 28 to transmit a B signal from an output buffer 4 of B to the high-order bytes of the 16-bit bus 6.例文帳に追加

奇数アドレスに応じては、オアゲート２８を通して、バッファ３１に選択信号を出力し、１６ビットバス６の上位バイトにＢの出力バッファ４からのＢ信号を伝達する。 - 特許庁

Latch circuits 77a and 77b composing of a random number determine register 77 input the counter output of the 16-bit counter 76 and when a starting port switch signal is turned on, the counter output is latched.例文帳に追加

乱数確定レジスタ７７を構成するラッチ回路７７ａ，７７ｂは、１６ビットカウンタ７６のカウンタ出力を入力し、始動口スイッチ信号がオンするとカウンタ出力をラッチする。 - 特許庁

A video image transmitting device 41 makes a balanced serial signal contain a color number code of 4/8/16 bit widths identifying each pixel data and transmits the signal to a display device 45.例文帳に追加

映像送信装置４１が、各画素データを特定するための４／８／１６ビット幅の色番号コードを平衡型シリアル信号中に含ませてディスプレイ装置４５に送信する。 - 特許庁

As the first plane, aka. "Basic Multilingual Plane" or BMP,contains almost everything you will ever use, many have made the wrongassumption that Unicode was a 16-bit character set. 例文帳に追加

"基本多言語面(BasicMultilingualPlane)"またはBMPとも呼ばれている最初のplaneには、使うであろうすべての文字が含まれているので、多くの人はUnicodeは16bit文字コードセットだと間違った想定をしてしまいがちです。 - Gentoo Linux

For instance, the sampling data display processing section 211 displays numerical data of 16 bits or 32 bits by an integer, displays data (character codes) of a character string as the character string and displays the bit data by a format of ON/OFF or the like.例文帳に追加

例えば、１６ビットや３２ビットの数値データを整数で表示し、文字列のデータ（文字コード）を文字列として表示し、ビットデータをＯＮ／ＯＦＦなどの形態で表示する。 - 特許庁

To surely open or close a storage part of a tool bit by a simple operation in a hand type power tool (2) having a storage part (16) detachably storing a plurality of tool bits (20).例文帳に追加

複数の工具ビット（２０）を着脱可能に保管する保管部（１６）を有する手持式電動工具（２）において、簡単な操作により工具ビットの保管部を確実に開閉可能とする。 - 特許庁

An array control signal activating the sense amplifier is transmitted to the sense amplifier through a signal wiring LSA in accordance with output from the dummy bit line by a local sense activating circuit 16.例文帳に追加

ローカルセンス活性化回路１６によりダミービット線からの出力に応じて、センスアンプを活性化するアレイ制御信号が信号配線ＬＳＡを介してセンスアンプに伝送される。 - 特許庁

The state of the memory cell M4 is sensed by comparing the potential of the bit line MBL0 connected to the drain of the memory cell 4 with a generated reference potential by a differential sense amplifier 16.例文帳に追加

メモリセルＭ４のドレインに接続されたビット線ＭＢＬ０の電位と、生成されたリファレンス電位とを差動センスアンプ１６で比較することにより、メモリセルＭ４の状態をセンスする。 - 特許庁

can provide a controllable, bi-directional write current to selected word and bit lines (14, 16) without exceeding breakdown limits of the memory cells (12).例文帳に追加

該書き込み回路（２４）は、メモリセル（１２）の破壊限界を超えることなく選択されたワード及びビットライン（１４，１６）に制御可能で双方向の書き込み電流を提供することができる。 - 特許庁

Further, a force to push out in the direction of the bit 28 of a tool tip is generated at the impact mechanism part 22 as a reaction force to an inertia force due to movement of the can body 16, and a fitting between the bit 28 and a thread hole is increased by a force, disengagement hardly occurs, and threading workability is improved.例文帳に追加

また，カムボディ１６の移動による慣性力の反力として，インパクト機構部２２には工具先端のビット２８方向に押し出す力が発生し，ビット２８とねじ穴のかん合が深くなるとともにはずされにくくなり，ねじ締めの作業性が良くなる。 - 特許庁

A conventional type ECC circuit 4 which is generally used is applied to the bit string of "16+parity 5 bits", and an error correction/decoder 14 in which the number of passing stages is reduced is applied to the bit string of "4+parity 3 bits"×3 by sharing error correction and decoding as post-correction processing.例文帳に追加

「１６＋パリティ５ビット」のビット列には、一般に用いられている従来型ＥＣＣ回路４を適用し、「４＋パリティ３ビット」×３のビット列には、誤り訂正と訂正後の処理であるデコードとを共用化し経由段数を減らした誤り訂正・デコーダ１４を適用する。 - 特許庁

A CRC code comparison and frame mask part 15 compares a CRC inspecting code added to the convolution decoding output from the decoder 16 with a CRC differential inspecting code calculated from the bit group which excludes the important bit one and adjusts the convolution decoding output.例文帳に追加

ＣＲＣ符号比較＆フレームマスク部１５は、畳み込み復号化器１６からの畳み込み復号化出力に付加されているＣＲＣ検査符号と上記重要ビット群を除いたビット群より計算したＣＲＣ誤り検査符号とを比較し、上記畳み込み復号化出力を調整する。 - 特許庁

In response to designation of a predetermined bit included in the communication data, a control circuit 10 makes the SW 16 switch over to the predetermined voltage input path to change the potential of a part where the predetermined bit of the first signal is located inputted to the RF-LSI 12, to a predetermined value.例文帳に追加

制御回路１０は、通信データに含まれる所定ビットの指定を受けて、ＳＷ１６を所定電圧入力経路に切り替えることで、ＲＦ−ＬＳＩ１２に入力される第１信号の所定ビットが位置する部分の電位を所定の値に変更する。 - 特許庁

The conductor 10 or the conductor 16 is made a bit line 32, and the first electrode section 12 is made a word line 33 to apply voltage or an electric current to the variable resistance layer 14 containing a metal oxide as a main component, thus achieving the resistance change of the memory bit part 1.例文帳に追加

導電体１０あるいは導電体１６をビット線３２とし、第１電極部１２をワード線３３とし、金属酸化物を主成分とした抵抗変化層１４に電圧あるいは電流を印加することにより、メモリビット部１の抵抗変化を実現できる。 - 特許庁

This hand type power tool comprises a housing (4) with a grip (8) projecting sideward from a drive part (6), a bit holder (22) selectively gripping a using object, namely a tool bit (20), and a storage part (16) detachably storing the plurality of tool bits (20) to a power tool (2).例文帳に追加

本発明に係る手持式電動工具は、駆動部（６）からグリップ（８）を側方に突出させたハウジング（４）と、使用対象の工具ビット（２０）を選択的に把持するビットホルダ（２２）と、複数の工具ビット（２０）を電動工具（２）に対して着脱可能に保管する保管部（１６）とを具える。 - 特許庁

A rounding processing and selective output means 43 rounds the 40-bit data to 16 bits in the case that the control signal round (Round) from the outside is '1' and outputs the rounded data to the position of the addend in the 40-bit register 1 indicated by the control signal position.例文帳に追加

丸め処理及び選択出力手段４３は外部からの制御信号Ｒｏｕｎｄが“１”の場合に４０ビットデータを１６ビットに丸め、制御信号Ｐｏｓｉｔｉｏｎが示す４０ビットレジスタ１における加数の位置に丸め処理したデータを出力する。 - 特許庁

A serial interface 14 of the signal processing section receives the serial data, a one-bit demodulation circuit 15 eliminates the device number, the line number and the valid line number, and a signal processing circuit 16 applies down-sampling to the one-bit data to convent the data into a PCM signal and to provide the output of the PCM signal.例文帳に追加

信号処理部ではシリアルインタフェース１４がそのシリアルデータを受けて１ビット復調回路１５によりデバイス番号やライン番号や有効ライン番号を取除き、信号処理回路１６で１ビットデータをダウンサンプリングしてＰＣＭ信号に変換して出力する。 - 特許庁

The error bit control part 16 has a function for comparing an error amount detected by the error detecting part 15 with a preset regulation amount and requesting the ADSL interface part 14 to reduce the number of bits of each bit when the error amount becomes equal to or greater than the regulation amount.例文帳に追加

エラー・ビット制御部１６は、エラー検出部１５で検出されたエラー量と予め設定された規定量とを比較し、エラー量が規定量以上になるとＡＤＳＬインターフェース部１４に対して各トーンのビット数を減らすように要求する機能を有する。 - 特許庁

The CPU 16 of the MMR 1 and an SQC 5 checks received data of MMRs received from a transmission line in order, checks the operation bit when the clock still has a last value and there is MMR with communication abnormality, and decides that the MMR is in a trip state when the operation bit is OFF.例文帳に追加

ＭＭＲ１やＳＱＣ５のＣＰＵ１６は、伝送線４から受信した各ＭＭＲの受信データを順次チエックし、クロックビットが前回値のままの通信異常のＭＭＲが存在するとき、その稼動ビットをチエックし、稼動ビットがＯＦＦであれば当該ＭＭＲがトリップ状態と判定する。 - 特許庁

This MOSFET is provided with gate electrodes 12, the first interlayer insulating film 14 formed covering the gate electrodes 12, a bit line 16 formed on the first interlayer insulating film 14, the second interlayer insulating film 18 formed on the bit line 16, and the first interlayer insulating film 14 as well as a capacity element 20 formed on the second interlayer insulating film 18.例文帳に追加

ＭＯＳＦＥＴは、基板上１１に形成されたゲート電極１２と、ゲート電極を覆うように成膜された第１の層間絶縁膜１４と、第１の層間絶縁膜上に形成されてビッド線１６と、ビッド線上及び第１の層間絶縁膜上に成膜された第２の層間絶縁膜１８と、第２の層間絶縁膜上に形成された容量素子２０とを備えている。 - 特許庁

The scramble circuit 26 is provided with 16 bit registers 51A-51D holding a password, a password is successively supplied to exclusive-OR circuit 55 from this 16 bit registers 51A-51D through a selector 53, exclusive-OR of a password and recording data or read-out data is obtained by the exclusive-OR circuit 55, and setting and releasing scramble can be performed.例文帳に追加

スクランブル回路２６にはパスワードを保持した１６ビットレジスタ５１Ａ〜５１Ｄが備えられており、この１６ビットレジスタ５１Ａ〜５１Ｄからセレクタ５３を介してＥＸ−ＯＲ回路５５に対して順次パスワードを供給し、ＥＸ−ＯＲ回路５５でパスワードと記録データ又は読出データとの排他的論理和を求めて、スクランブルの設定及び解除を行うことができるようにした。 - 特許庁

The frequency of a sampling clock ADC_CLK of a delta sigma AD converter 16 is set to be higher than the frequency of an amplifier clock AMP_CLK of a charge amplifier 14 so as to shorten the data update rate of N-bit digital data AD_OUT output from the delta sigma AD converter 16.例文帳に追加

デルタシグマ型ＡＤ変換器１６から出力されるＮビットのデジタルデータAD_OUTのデータ更新レートを短縮するために、デルタシグマ型ＡＤ変換器１６のサンプリング・クロックADC_CLKの周波数は、電荷増幅器１４のアンプ・クロックAMP_CLKの周波数より高く設定される。 - 特許庁

As soon as the I/F bridge part 16 stores the received data (8-bit data) in a receiving register 34, the I/F bridge part 16 precedingly outputs a request signal REQ1 to the bus master 19 even if data communication corresponding to one cycle is not completed between a host computer 8 and the interface 15.例文帳に追加

Ｉ／Ｆブリッジ部１６は、受信用レジスタ３４に受信データ（８ビットデータ）を格納次第、ホストコンピュータ８及びインターフェース１５の間で１サイクル分のデータ通信が終了していなくても、先行してリクエスト信号REQ1をバスマスタ１９に出力する。 - 特許庁

On the other hand, in the case where the digital signal is outputted to the under test device 16, the digital bit stream 20 is inputted to the driver 36 by the first switch 38, and by the second switch 40, a determined level analogue signal 42 coming from a D/A converter 44 is made reference signal Vih of the driver 36.例文帳に追加

一方、デジタル信号を被検査デバイス16へ出力する場合は、第１のスイッチ38によりデジタルビットストリーム20をドライバ36に入力し、第２のスイッチ40により、D/Aコンバータ44から到来する一定レベルのアナログ信号42をドライバ36のリファレンス信号Vihとする。 - 特許庁

A data storage device including the resistive cross point array (10) of a memory cell (12), a plurality of wordlines (14), a plurality of bit lines (16) and the sense amplifier (24) using a cross couple latching sense circuit is disclosed.例文帳に追加

メモリセル（１２）の抵抗性クロスホ゜イントアレイ（１０）と、複数のワート゛線（１４）と、複数のヒ゛ット線（１６）と、クロスカッフ゜ルラッチ型センス回路を利用するセンス増幅器（２４）とを含むテ゛ータ記憶装置が開示される。 - 特許庁

The bit line 16 is formed as a polysilicon layer 32 and a CoSi layer 34 laminated thereon while provided with a sidewall 36 made of another insulating film such as SiN on the side.例文帳に追加

ビッド線は、ポリシリコン層３２とポリシリコン層３２上に積層されたＣｏＳｉ層３４の積層構造として形成され、側面にＳｉＮ等の絶縁膜からなるサイドウォール３６を備えている。 - 特許庁

A repetitive code generation part 16 generates repetitive code words by repeatedly connecting the code words of n bit for the number L/t of times of the overlap supplied from the watermark information amount judgement part 10.例文帳に追加

繰り返し符号生成部１６は、ｎビットの符号語を、透かし情報量判定部１０から与えられた重複回数Ｌ／ｔだけ繰り返して連接することで繰り返し符号語を生成する。 - 特許庁

A counter IC 14 is a 16-bit counter which counts-up whenever a clock pulse outputted from 7.15909 MHz count clock 14a falls and which is updated within the range of '0' to '65535'.例文帳に追加

カウンタＩＣ１４は、７．１５９０９ＭＨｚのカウントクロック１４ａから出力されるクロックパルスの立ち下がり毎に、カウントアップを行う１６ビットカウンタであり、「０」〜「６５５３５」の範囲で更新される。 - 特許庁

A (4 to 16) decoder 26 controls on/off of the transistors 25 and 26 by the least significant bit A0 of an address signal (A0 to A3) to select the line of the red LED 22 or the line of the green LED 23.例文帳に追加

(４to１６)デコーダ２６は、アドレス信号(ＡO〜Ａ3)の最下位ビットＡOによってＰＮＰトランジスタ２４,２５のオン/オフを制御して、赤色ＬＥＤ２２のラインまたは緑色ＬＥＤ２３のラインを選択する。 - 特許庁

The hierarchical encoder 16 encodes only the hierarchies along the encoding object on the basis of codec data from the codec data acquisition device under a clock environment newly constructed, to generate a bit stream.例文帳に追加

階層符号化器１６は、コーデックデータ取得装置２２からのコーデックデータに基づき、符号化目的に沿った階層のみを、新たに設定されたクロック環境で符号化し、ビットストリームを生成する。 - 特許庁

A delay circuit 24 of a clock for extracting circuit 20 delays the output of the LPF 16 only for the time interval corresponding to the half cycle of a frequency which corresponds to the least common multiple(LCM) of plural bit rates.例文帳に追加

クロック抽出回路２０の遅延回路２４は、複数のビットレートの最小公倍数に相当する周波数の半分の周期に相当する時間だけ、ＬＰＦ１６の出力を遅延する。 - 特許庁

The connection keeping circuits 15, 16 include: a data register required for the instruction with the shortest data length; and an instruction register for data with the bit length being the same as that of the serial communication control parts 3, 4 being connection keeping objects.例文帳に追加

その接続維持回路１５、１６はデータ長が最も短い命令に必要なデータレジスタと接続維持対象のシリアル通信制御部３、４と同ビット長の命令レジスタを備える。 - 特許庁

The gripping part 24 of the tong bit 16 is formed into a mountain shape of which the tip that is brought into contact with an ingot is made as a top part 24a, and at the same time, the top part 24a is formed into a prescribed arc shape.例文帳に追加

トングビット１６の把持部２４は、鋼塊に当接する先端を頂部２４ａとする山形に形成されると共に、その頂部２４ａは所要の円弧状に形成される。 - 特許庁

Also, the row post decode-signal 15 generated last is fed back to a row pre-decoder 16, and a sense amplifier circuit is activated after data is completely read out to a pair of bit lines BL, /BL.例文帳に追加

また、最後に発生したロウポストデコード信号ＲＰＤ１５はロウプリデコーダ１６にフィードバックされて、ビット線対ＢＬ、／ＢＬにデータが完全に読み出された後に、センスアンプ回路が活性化される。 - 特許庁

When 16-bit data are, for example, compressed to 4 bits, one side output terminals of at least sixteen amplifiers 22 are respectively connected to sixteen signal lines (RD0 to RD15) 23.例文帳に追加

たとえば、１６ビットのデータを４ビットに圧縮する場合、少なくとも１６個の増幅器２２の、一方の出力端子は、１６本の信号線（ＲＤ０〜ＲＤ１５）２３にそれぞれ接続する。 - 特許庁

In a data processing apparatus, multi-valued data of 8 bits is stored into a memory 50 by 4 pieces per one word, then multi-valued data of 4 by 4=16 pieces is taken on a single processing unit (a processing block) of a bit plane coding.例文帳に追加

メモリ５０には、８ビットの多値データが１ワードにつき４個ずつ格納されており、４×４＝１６個の多値データでビットプレーン符号化のひとつの処理単位（処理ブロック）をなしているとする。 - 特許庁