「16-Bit」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A pulse signal 1, of which the amount of jitter is to be measured, is frequency-divided by an m-dividing circuit 13, then turned into an n-bit delay pulse by a pulse delay circuit 14, and given to an n-bit flip-flop 16 as a clock input.例文帳に追加

ジッタ量を測定すべきパルス信号１は、ｍ分周回路１３で分周された後、パルス遅延回路１４でｎビットの遅延パルスとなり、ｎビットフリップフロップ１６にクロック入力として与えられる。 - 特許庁

By rotating an inner bit 16 and a ring bit 14 disposed at the front end of a leading pipe and pulling the steel pipes for the natural ground reinforcement into the natural ground, the steel pipes for the natural ground reinforcement are placed in the natural ground.例文帳に追加

先頭管の前方端に配置されたインナービット１６およびリングビット１４を回転させて、地山補強用鋼管を地山中に引き込むことにより、地山補強用鋼管を地山中に打設する。 - 特許庁

The communication processing adopts the slotted ALOHA method, the on-road unit uses a 32-bit synchronizing signal UW1 for a head slot of a frame, uses a 16-bit synchronizing signal UW2 for a succeeding slot of the frame, and transmits the frame.例文帳に追加

この通信処理では、スロッテッドアロハ方式を用い、路上機は、フレームの先頭のスロットでは３２ビットの同期信号ＵＷ１を用い、後続のスロットでは１６ビットの同期信号ＵＷ２を用いて送信する。 - 特許庁

The outputs of the pulse output circuits 13 to 16 are passed through an AND gate 17 to become the clock input of a one-bit holding circuit 19 and passed through an OR gate 18 to become the reset input of the one-bit holding circuit 19.例文帳に追加

パルス出力回路１３−１６の出力は、ＡＮＤゲート１７を通じて１ビット保持回路１９のクロック入力となり、かつ、ＯＲゲート１８を通じて１ビット保持回路１９のリセット入力となる。 - 特許庁

A splice controller 16 receives parameters obtained from a plurality of compression video streams and provides an output of an object bit rate of the compressed video streams based on a splice point instructed by a signal source control signal.例文帳に追加

スプライス制御器16は、複数の圧縮ビデオ・ストリームから得たパラメータを受け、信号源制御信号により指示されたスプライス点に基づいて、圧縮ビデオ・ストリームの目標ビット・レートを出力する。 - 特許庁

The reception data selection section 16 receiving the discrimination timing signal 22 checks a bit of the parallel data outputted from the shift register 14 to detect bits where a plurality of number or over of same logical bits are consecutive.例文帳に追加

受信データ選択部16では、判断タイミング信号22が入力されると、シフトレジスタ14から出力されるパラレルデータのビットを調べ、同一の論理値のビットが所定数以上連続するビットを検出する。 - 特許庁

A memory cell 12 is configured so as to include metal lines 16 intersecting with bit liens 14 in a no-contact manner therewith, and a second wiring structure 24 for connecting the lines 16 to switching elements 20.例文帳に追加

本発明のメモリセル１２は、ビット・ライン１４と非接触で交叉する金属線１６と、金属線１６とスイッチング素子２０とを接続する第２の配線構造体２４と、を含むように構成されている。 - 特許庁

A driver bit 14 is mounted on the front of a piston 13 of the air cylinder 12 and a hexagonal shaft 15 is mounted on the back thereof, and the hexagonal shaft 15 is fitted into a hexagonal hole formed in an anvil 16 of the centrifugal claw clutch mechanism.例文帳に追加

エアシリンダ12のピストン13の前面にドライバビット14を装着し、背面に六角軸15を装着し、遠心噛合いクラッチ機構のアンビル16に形成した六角孔に六角軸15を嵌合させる。 - 特許庁

Concerning this method, device independent bit maps('DIB') are combined so as not to generate the artifact caused by macro engineering for image improvement 16 and made into plane to be plotted on a print page.例文帳に追加

本発明は、画像向上(16)のための大域的技法によるアーティファクトが生じないように、デバイスに依存しないビットマップ("DIB")を合体して、印刷ページに描写するための画像にする方法に関連する。 - 特許庁

A driver bit 14 is mounted on the front of a piston 13 of the double acting air cylinder 12 and a hexagonal shaft 15 is mounted on the back thereof, and the hexagonal shaft 15 is fitted into a hexagonal hole formed in an anvil 16 of the centrifugal claw clutch mechanism.例文帳に追加

複動エアシリンダ12のピストン13の前面にドライバビット14を装着し、背面に六角軸15を装着し、遠心噛合いクラッチ機構のアンビル16の六角孔に六角軸15を嵌合させる。 - 特許庁

A 16-bit full addition calculation circuit (IADD 16) is composed by being provided with: a half-addition calculation part 38; a first calculation part 39; a second calculation part 40; a third calculation part 41; and a fourth calculation part 42.例文帳に追加

１６ビット全加算演算回路（ＩＡＤＤ１６）が、半加算演算部３８と、第１演算部３９と、第２演算部４０と、第３演算部４１と、第４演算部４２とをそなえて構成する。 - 特許庁

The remained data ( 15 bit D14 to D0) are restructured as 16 bits data and processed as data to be transferred to the HDD 218.例文帳に追加

また、残りのデータ（１５ビットＤ１４〜Ｄ０）を１６ビットデータとして再構成し、それをＨＤＤ２１８に転送すべきデータとして処理する。 - 特許庁

The remaining data (15 bit D14 to D0) are restructured as 16-bits data and processed as data to be transferred to the HDD 218.例文帳に追加

また、残りのデータ（１５ビットＤ１４〜Ｄ０）を１６ビットデータとして再構成し、それをＨＤＤ２１８に転送すべきデータとして処理する。 - 特許庁

Memory cells of each group are connected between common isolation diodes (13) combined with each wordline (14) and bit line(16).例文帳に追加

各ク゛ルーフ゜のメモリセルは、それぞれのワート゛線（１４）とヒ゛ット線（１６）に結合されている共通分離タ゛イオート゛（１３）との間に接続される。 - 特許庁

Thus, even under the condition that a recording pulse adjustment unit is 1/16 of a channel bit cycle, the rear edge position of the mark is highly accurately controlled.例文帳に追加

これにより、記録パルス調整単位がチャネルビット周期の１／１６である条件においても，マークの後エッジ位置を高精度に制御できる。 - 特許庁

The remaining data (15 bits D14 to D0) are reconfigured as 16-bit data, processed as data to be transferred to HDD 218.例文帳に追加

また、残りのデータ（１５ビットＤ１４〜Ｄ０）を１６ビットデータとして再構成し、それをＨＤＤ２１８に転送すべきデータとして処理する。 - 特許庁

The respective still images are divided into blocks and into two colors in a blocking part 16 and the bit map generation of the two colors are performed for the respective blocks.例文帳に追加

各静止画は、ブロック化部１６でブロック化されるとともに、各ブロックについて２色化とその２色のビットマップ生成が行われる。 - 特許庁

The accumulator 16 summates the sum D17 and outputs a parity pit D18 obtained as a result as a parity bit p of a code word c via a selector 17.例文帳に追加

アキュムレータ１６は、その和D17を積算し、その結果得られる和D１７を符号語ｃのパリティビットｐとして、セレクタ１７を介して出力する。 - 特許庁

An AND circuit 16 detects whether or not the pre-pit synchronous-bit are obtained in a window set by a timing generator 14 at every synchronous-frame.例文帳に追加

アンド回路１６はシンクフレームごとに、タイミング発生器１４で設定されたウインドウ内にプリピット同期ビットが得られるかどうかを検出する。 - 特許庁

A discrete cosine transformation(DCT) operating part 15, quantization part 16, bit separating part 17 and Huffman encoding part 18 are provided inside an image compressing device 10.例文帳に追加

画像圧縮装置１０内に離散コサイン変換（ＤＣＴ演算）部１５、量子化部１６、ビット分離部１７、ハフマン符号化部１８を設ける。 - 特許庁

An annealing processing circuit 16 operates annealing processing to the low order data application signal Sa_n+2 to generate n+2 bit annealing signal Sc_n+2.例文帳に追加

なまし処理回路１６は、下位データ付与信号Ｓａ_ｎ＋２になまし処理を施してｎ＋２ビットのなまし信号Ｓｃ_ｎ＋２を生成する。 - 特許庁

To provide an image converting apparatus and method in which a 16-bit image very close to a real image can be displayed on a mobile communication terminal device.例文帳に追加

１６ビットイメージを実際のイメージに一層近く移動通信端末機に表示し得るイメージ変換装置及びその方法を提供する。 - 特許庁

A bit separating part 15, discrete cosine transformation(DCT) operating part 16, quantizing part 17 and Huffman encoding part 18 are provided inside an image compressing device 10.例文帳に追加

画像圧縮装置１０内にビット分離部１５、離散コサイン変換（ＤＣＴ演算）部１６、量子化部１７、ハフマン符号化部１８を設ける。 - 特許庁

Generation of diagnostic bus transaction error signal is forced until a sticky-bit latch 30 within each of diagnostic interface circuits 16, 18, 20 is cleared.例文帳に追加

各診断インタフェース回路１６、１８、２０内のスティッキイビット・ラッチ３０がクリアされるまで診断バストランザクションエラー信号の発生を強制する。 - 特許庁

When the fixed length code is outputted, the 16-bit shifter 213 removes the fixed length code part from the connection code by shifting sixteen bits.例文帳に追加

１６ビットシフタ２１３は、固定長コードが出力された場合は、１６ビットをシフトすることにより当該固定長コード部分を連結コードから除去する。 - 特許庁

A comparator 15 delivers the signal of 'H' state to the AND circuit 16 until the count of a 4 bit counter 14 matches maximum luminance set data.例文帳に追加

比較器１５は、４ｂｉｔカウンタ１４のカウント値が最大輝度設定データに一致するまで‘Ｈ’状態の信号をＡＮＤ回路１６に出力する。 - 特許庁

A control unit 16 decides the direction, in which the complexity of an image, such as bit map rate, is the lowest at the optimum receiving direction for a predetermined channel.例文帳に追加

制御部１６は、ビットマップレートなどの画像の複雑度が最も低い方向を、所定のチャンネルについての最適な受信方向に決定する。 - 特許庁

Then, the SDRAM 7 is put into an active state while the remaining 16 bit data (the address 1 data) on the data bus are written to a flash ROM 9.例文帳に追加

そして、ＳＤＲＡＭ７をアクティブ状態にし、その間にデータバス上にある残りの１６ｂｉｔのデータ（アドレス１データ）をフラッシュＲＯＭ９に書き込む。 - 特許庁

According to the timing pulse generator, the period of reference pulse signals RS generated from an encoder signal is counted by an up-counter 71, and the counted value is latched by a 16-bit latch circuit.例文帳に追加

エンコーダ信号から生成された基準パルス信号ＲＳの周期をアップカウンタ７１で計数し、その値を１６ビットのラッチ回路でラッチする。 - 特許庁

When is it is discriminated that the ECC check bit should be added, the transmission data is divided into data units with specified length by operation of an ECC control part 16.例文帳に追加

ＥＣＣチェックビットを付加すべきであると判断される場合には、ＥＣＣ制御部の動作により送信データが所定の長さのデータ単位に分割される。 - 特許庁

When the access request bit width from master 2, 4 and 6 is wider, the bus control section 8 accesses the slave for access, separately in two or more times, through the slaves IF 12, 14, 16 and 18.例文帳に追加

バス制御部８は、大きい場合には、複数回に分けてスレーブＩＦ１２，１４，１６，１８を介してアクセス対象のスレーブにアクセスする。 - 特許庁

A metal line 28 is connected to an active region 12, a gate electrode 14, and a bit line 16 through second to force metal contacts 26b-26d, respectively.例文帳に追加

メタルライン２８は第２ないし第４メタルコンタクト２６ｂ〜２６ｄを通してアクティブ領域１２、ゲート電極１４およびビットライン１６と各々連結される。 - 特許庁

Since the nibs 16 and 26 bit into the terminal 52, the hook 10 and the cap 30 cannot be disengaged from the terminal 52, even if the cap 30 is pulled.例文帳に追加

爪１６，２６が紐５０の端末５２に食い込んでいるため、キャップ３０を引張っても端末５２からフック１０やキャップ３０がはずれてしまう恐れがない。 - 特許庁

A 1st intermediate file 110 is generated by multiplying by the coefficient 16-bit linear waveform data 102 stored in the input file 101.例文帳に追加

第１中間ファイル１１０は、入力ファイル１０１に格納されている１６ビットリニア波形データ１０２に対し、その係数を乗算することで生成される。 - 特許庁

A sector 17 switches selectively a one bit digital signal Ds from a signal processing circuit 15 or a mute signal DM from a mute signal generating section 16.例文帳に追加

セレクタ１７は、信号処理回路１５からの１ビットデジタル信号Ｄ_Sとミュート信号発生部１６からのミュート信号Ｄ_Mとを選択的に切り換える。 - 特許庁

A pulse signal of 50 Hz synchronized with the AC power source is output from the comparator 74, and a 16 bit counter 75 is counted up by the pulse signal.例文帳に追加

コンパレータ７４からは交流電源に同期した５０Ｈｚのパルス信号が出力され、このパルス信号によって１６ビットカウンタ７５がカウントアップする。 - 特許庁

Fractal Image Compression works best on 24-bit (16 million) colour images that have not been processed in any way and contain a lot of natural textures. 例文帳に追加

フラクタル画像圧縮は,まったく未処理かつ多くの自然質感を含んでいる24ビット(千6百万)カラー画像の場合に,最も効果を発揮する． - コンピューター用語辞典

QAM is a method for encoding digital data in an analog signal in which each combination of phase and amplitude represents one of sixteen four bit patterns. 例文帳に追加

直交振幅変調(QAM)は,位相と振幅の組合せがそれぞれ16個の4ビットパターンの1つを表しているアナログ信号内のディジタルデータをコード化する方式である． - コンピューター用語辞典

A control unit 16 switches the three modes depending on surrounding voice level from a microphone 20, magnitude of vibration and impact by an accelerator-gyro sensor 24, and bit rate of compression data which should be recorded by a bit rate monitoring device 26.例文帳に追加

制御装置（１６）は、マイク（２０）からの周囲の音声レベル、加速度・ジャイロセンサ（２４）による振動・衝撃の大きさ、及び、ビットレート監視装置（２６）による記録すべき圧縮データのビットレートに従い、これら３つの動作モードを切り替える。 - 特許庁

In the case of generating a bit map image by a rasterizer 14 receiving an image command, attribute map information denoting the attribute of a character area or the like corresponding to each pixel of the generated bit map mage is generated and stored in an attribute map memory 16.例文帳に追加

ラスタライザ１４で画像コマンドからビットマップ画像を生成する際に、生成したビットマップ画像の各画素に対応して文字領域などの属性を表す属性マップ情報を生成し、属性マップメモリ１６に格納する。 - 特許庁

The sensor control part 220 switches a logical level of the mode switching signal SW so that the display mode is switched to the 16-bit mode in the case of the illuminance equal to or higher than a prescribed threshold and the display mode is switched to the 24-bit mode in the case of the illuminance lower than the prescribed threshold.例文帳に追加

センサ制御部２２０は、照度が所定の閾値以上であれば１６ビットモードとなり、照度が所定の閾値未満であれば２４ビットモードとなるように、モード切替信号ＳＷの論理レベルを切り替える。 - 特許庁

A DRAM 1, which is the semiconductor storage device where data is read by comparing the potential of a memory cell with the reference potential of a reference cell, is provided with a bit line 14, a bit line 16, a reference cell 20, and a reference cell 30.例文帳に追加

ＤＲＡＭ１は、メモリセルの電位とリファレンスセルの参照電位との比較によりデータの読出しが行われる半導体記憶装置であって、ビット線１４、ビット線１６、リファレンスセル２０、およびリファレンスセル３０を備えている。 - 特許庁

Furthermore, in a memory cell having a ferroelectric capacitor, a bit line 16 and a plate line 17 are arranged above the ferroelectric substance capacitor with the interlayer insulation film 18 interposed, and the bit line and plate line are arranged at high density.例文帳に追加

また、強誘電体キャパシタを有するメモリセルにおいて、ビット線１６およびプレート線１７が層間絶縁膜を介して強誘電体キャパシタの上部に配設され、上記ビット線およびプレート線が高密度に配設される。 - 特許庁

Respective audio analog signals of stereo two channels are converted into one-bit stream data having sampling frequencies fs=32×44.1 kHz/48×44.1 kHz/64×44.1 kHz and quantization bit numbers =16/20/24 bits expressed in terms of PCM.例文帳に追加

ステレオ２チャネルの各オーディオアナログ信号は、ＰＣＭ換算でサンプリング周波数ｆｓ＝３２×４４．１ｋＨｚ／４８×４４．１ｋＨｚ／６４×４４．１ｋＨｚ、量子化ビット数＝１６／２０／２４ビットの１ビットストリームデータに変換される。 - 特許庁

The light receiving device 20 selects one light receiving channel according to a control signal from the controller 22, and coverts the light intensity of the inside part of the light transmitting medium 16 into an n bit digital signal, and outputs the least significant bit.例文帳に追加

受光装置２０は、制御装置２２からの制御信号に基づいて、受光チャネルを１つ選択するか、光伝送媒体１６の内部の光強度をｎビットのディジタル信号に変換して最下位ビットを出力する。 - 特許庁