「Bit pattern」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

An EFM output means 130 generates an EFM output signal corresponding to the EFM bit pattern and outputs it to a laser beam recorder 300.例文帳に追加

ＥＦＭ出力手段１３０は、ＥＦＭビットパターンに応じたＥＦＭ出力信号を生成し、レーザービームレコーダ３００へ出力する。 - 特許庁

An EFM modulating means 120 converts the reproduced specific information data into a specific information bit pattern through EFM modulation.例文帳に追加

ＥＦＭ変調手段１２０は、再生された所定の情報データにＥＦＭ変調を施して所定の情報ビットパターンに変換する。 - 特許庁

As a data 52 for forming the element check pattern, 16 bit FFFF data is prepared in a ROM 50 within a printer 30.例文帳に追加

プリンタ３０内のＲＯＭ５０には、素子チェックパターンを作成するためのパターン形成用データ５２として16bitのＦＦＦＦデータが用意される。 - 特許庁

A comparator compares the bit between the output signal from the register, i.e. the parallel received data, and the output signal from a unique word register storing the bit pattern of a unique word to be received, i.e. selected unique word data, and outputs a unique word detection signal only when the bit pattern matches entirely between the parallel received data and the unique word data.例文帳に追加

比較器は、シフトレジスタからの出力信号であるパラレル受信データと、受信すべきユニークワードのビットパターンが格納されているユニークワードレジスタからの出力信号である選択ユニークワードデータとのビット比較を行い、パラレル受信データと選択ユニークワードデータとのビットパターンが全て一致する場合にのみユニークワード検出信号を出力する。 - 特許庁

The network device includes a set means for setting a particular bit pattern including transmission source information for restoring from the power saving state, a decision means for deciding whether the particular set bit pattern coincides with an input signal, and a means for restoring from the power saving state.例文帳に追加

省電力状態から復帰するための送信元情報を含む特定のビットパターンを設定する設定手段と、設定されている特定のビットパターンと入力信号が一致するか否かを判断する手段と、省電力状態から復帰する手段を有する構成とする。 - 特許庁

With respect to the driving pattern, a type A of a fundamental pattern comprising a bit array indicating drive to turn on or off a liquid crystal element per subfield and types B, C, and D of shift patterns resulting from shifting the phase of the bit array of the type A with four subfields as a unit are prepared for one gradation level.例文帳に追加

駆動パターンには、一の階調レベルに対し、サブフィールド毎に液晶素子をオン駆動またはオフ駆動を指示するビット配列からなる基本パターンのタイプＡと、当該タイプＡに対し、サブフィールド数の「４」を単位としてビット配列の位相をシフトさせたシフトパターンのタイプＢ、Ｃ、Ｄとがある。 - 特許庁

A driver 5 and a receiver 10 respectively supply serial data having a regular bit pattern such as a clock, which includes 1's and 2's alternately with each other during an adjustment period and supply a data signal (IDATA) on the basis of serial data having an arbitrary bit pattern during a transfer period following the adjustment period.例文帳に追加

ドライバ５及びレシーバ１０は、調整期間にはクロックのような１と０とが交互に繰り返し出現する規則的なビットパターンを有するシリアルデータに、その後の伝送期間には任意のビットパターンを有するシリアルデータにそれぞれ基づくデータ信号（ＩＤＡＴＡ）を供給する。 - 特許庁

In aligning the rearranged reference data on the basis of the definition of the data order relation, the compared result of the data order relation of the reference data is recorded as a prescribed bit pattern and the process for aligning inputted data is driven by using the recorded bit pattern as an inverse conversion key.例文帳に追加

このとき、並べ替えた参照データを、データ順序関係の定義に基づいて整列する際に、参照データのデータ順序関係の比較結果を所定のビットパターンとして記録し、記録したビットパターンを逆変換キーとして、入力されるデータについて、データを整列するプロセスを駆動する。 - 特許庁

A PN pattern comparison section 16 and a bit number comparison section 17 compare number of the inserted error bits and number E of the error bits in the signal pattern P1 received by the PN pattern synchronization section 15 to conduct the quality test for a line between the transmitters.例文帳に追加

ＰＮパターン比較部１６及びビット数比較部１７により、その挿入したエラービットの数と、ＰＮパターン１５で受信した信号パターンＰ１におけるエラービットの数Ｅとが比較され、伝送装置間の回線の品質試験が行われる。 - 特許庁

To enable highly accurately detecting a synchronization pattern for representing the boundary of two-dimensional digital code, even if a pattern image changes its direction by 90° in embedding the two-dimensional digital code in the pattern image representing a bit value "1" by a symbol "/" and "0" by a symbol "backslash".例文帳に追加

ビット値「１」を記号「／」、「０」を記号「＼」で表すパターン画像内に二次元デジタルコードを埋め込む場合に、パターン画像が９０°向きを変えても、当該二次元デジタルコードの境界を表す同期パターンが精度よく検出されることを可能とする。 - 特許庁

A composite arithmetic unit 11 of a control device 10 composes command values of an X-axis command value memory 12A and a Y-axis command value memory 12B to form one command value pattern, adds a control bit, and stores it in a composite pattern memory 13 of a pattern generator 14.例文帳に追加

制御装置１０の合成演算装置１１は、Ｘ軸指令値メモリ１２Ａ，Ｙ軸指令値メモリ１２Ｂの指令値を合成して１つ指令値パターンとし、制御ビットを付加し、パターン発生装置１４の合成パターンメモリ１３に格納する。 - 特許庁

When a reproducing signal is generated from the pattern signal of a predetermined cycle recorded in a magnetic recording medium, the amount of partial eraser is calculated by using first and second 1T pattern signal waveforms of bit cycles T whose polarities are reversed from each other, and first and second 3T pattern signal waveforms of bit cycles nT whose polarities are similarly reversed.例文帳に追加

磁気記録媒体に記録した所定周期のパターン信号から再生信号を生成するに際して、相互の極性が反転されたビット周期Ｔの第１および第２の１Ｔパターン信号波形と、同様に極性が反転されたビット周期ｎＴの第１および第２の３Ｔパターン信号波形とを用いてパーシャルイレージャの量を算出する。 - 特許庁

Then, the reproduced clock signal is subjected to phase detection to thereby determine phase variation of each bit position (S3), and the phase variation is subjected to filter processing in a jitter measuring band specified beforehand by the bit rate of the data signal to the phase variation, to thereby determine the pattern-dependent jitter in each bit (S4).例文帳に追加

そして、再生されたクロック信号を位相検波して各ビット位置の位相変動量を求め（Ｓ３）、その位相変動量に対してデータ信号のビットレートによって予め規定されているジッタ測定の帯域でフィルタ処理することで、ビット毎のパターン依存性ジッタを求める（Ｓ４）。 - 特許庁

To provide a data transmission system that adds a flag (bit pattern) denoting a start and an end of transmission data being data of optional bit streams to the transmission data, assembles the data into frames, transmits the frames and facilitates inserted bit retrieval processing by a receiver.例文帳に追加

任意のビット列のデータを伝送データとし、この伝送データの開始と終了とを示すフラグ（ビットパターン）を上記伝送データに付加し、フレーム化して伝送する方式において、受信装置における挿入ビット検索処理が容易となるデータ伝送方式を提供することを目的とするものである。 - 特許庁

The digital watermark embedding processing device is configured to respectively detect a digital watermark, corresponding to each bit from an image to which the digital watermark has been embedded, for setting the strength of the digital watermark pattern of each bit, on the basis of excess/deficiency of the strength of detecting the digital watermark corresponding to each bit thereby executing re-embedding or additional embedding.例文帳に追加

電子透かしを埋め込んだ画像から各ビットに対応する電子透かしをそれぞれ検出し、各ビットに対応する電子透かしの検出強度の過不足に基づいて、各ビットの電子透かしパターンの強度を設定して再埋め込みまたは追加埋め込みを実行する構成とした。 - 特許庁

The detection part 4 inputs in parallel a bit string ROSC[2:0] appearing in the plurality of inverters included in the ring oscillation part 3 and detects stabilization in the voltage (VSSV) of the second voltage feeder 22 by an appearance period of the same bit pattern BP in the bit string.例文帳に追加

検出部４は、リング発振部３が備える複数のインバータ出力に出現するビット列ＲＯＳＣ[２：０]を並列入力し、当該ビット列内で同じビットパターンＢＰが出現する周期により、第２電圧供給線２２の電圧（ＶＳＳＶ）が安定化したことを検出する。 - 特許庁

Further, the image processor calculates a feature quantity of the bit map data on the basis of the decision result (S1106) and generates a watermark pattern (feature quantity pattern) on the basis of the feature quantity (S1107).例文帳に追加

そして画像処理装置は、この判定結果に基づいてビットマップデータの特徴量を算出し（Ｓ１１０６）、この特徴量に基づいて透かしパターン（特徴量パターン）を生成する（Ｓ１１０７）。 - 特許庁

One waveform pattern register is always selected with an address encoder output from a PWM pulse pattern table 47, and each bit of register is outputted as the PWM outputs 47a, 47b, 47c, 47d, 47e and 47f.例文帳に追加

ＰWMパルスパターンテーブル４７は、アドレスエンコーダ出力によって常に一個の波形パターンレジスタが選択され、レジスタの各ビットがＰＷＭ出力４７a、４７b、４７c、４７d、４７e、４７ｆとして出力される。 - 特許庁

In the contact program type mask ROM where the drain contact of a part of cell transistors in a memory cell array is connected to a bit line 1 through a repeating pattern 3 and a via plug 2, adjacent via plugs are connected to a bit-line direction wiring layer 3a in common when a plurality of via plus connected to the same bit line are continuously adjacent in the bit line direction.例文帳に追加

メモリセルアレイにおける一部のセルトランジスタのドレインコンタクトが中継用パターン部３とビアプラグ２を経てビット線１に接続されるコンタクトプログラム方式のマスクROM において、同一ビット線に接続される複数のビアプラグがビット線方向に連続して隣り合う場合に、隣り合うビアプラグがビット線方向の配線層３ａにより共通に接続されている。 - 特許庁

To prevent a decoder side from being incapable of carrying out decoding because the decoder side cannot accurately detect a frame synchronizing signal due to an interference between codes in the case of obtaining a transmission bit sequence by inserting a particular bit pattern equivalent to the frame synchronizing signal to a code bit sequence resulting from coding an information bit sequence with a concatenated convolutional code by each frame.例文帳に追加

情報ビット系列を連接畳み込み符号によってフレーム毎に符号化した符号ビット系列に対し、フレーム同期信号に相当する特定ビットパタンを挿入して伝送ビット系列を得る場合に、復号側で符号間干渉によってフレーム同期信号を正確に検出できず、復号不能になることを防止する。 - 特許庁

Digital data of a frame structure in which a 20 bit synchronous word SW, consisting of a predetermined code pattern is disposed at the head of the frame and a 20 bit post field PF is disposed on the end are transmitted at a control channel.例文帳に追加

制御チャネル上では、フレームの先頭に、所定のコードパターンからなる２０ビットの同期ワードＳＷが配置され、末尾に２０ビットのポストフィールドＰＦが配置されたフレーム構造のデジタルデータが伝送される。 - 特許庁

In each set of sub-arrays 8, 8, a first wiring pattern SLD, which has been formed between each bit line, BL0 to BLn and NBL0 to NBLn, in parallel with these bit lines and on the same wiring layer, is arranged.例文帳に追加

各サブアレイ８、８において、各ビット線ＢＬ０〜ＢＬｎ、ＮＢＬ０〜ＮＢＬｎ間には、各々、これらのビット線と平行に且つ同一配線層に形成された第１の配線パターンＳＬＤが配置される。 - 特許庁

One kind of image data consisting of plural objects, which are the data to be ED-processed, is developed to an ED bit map (S105) and bit map development is executed in a pattern plane corresponding to each object attribute and its superimposing state (S108).例文帳に追加

複数のオブジェクトからなる画像データのうち、ＥＤ処理対象となるものをＥＤ用ビットマップに展開し(S105)、各オブジェクト属性及びその重なり状況に応じたパターンプレーンにビットマップ展開する(S108)。 - 特許庁

To provide a structure which is devised under such a background, and capable of inserting a bit stream of specific pattern in accordance with various image compression agreements without impeding the constant flow of a bit stream.例文帳に追加

このような背景の下に案出されたものであり、ビット列の定常的な流れを妨げることなく、各種画像圧縮規約に従った特定パターンのビット列を挿入し得るような仕組みを提供すること。 - 特許庁

Further, a minimum run consecutive limit code detection section 33 detects a position at which a channel bit stream converted by the pattern conversion section 32 is consecutive minimum runs from a data stream to which a DSV control bit is inserted.例文帳に追加

また、最小ラン連続制限コード検出部３３は、DSV制御ビットが挿入されたデータ列より、パターン変換部３２において変換されたチャネルビット列が最小ランの連続となる位置を検出する。 - 特許庁

When the detection permission signal is at logic level '1' and the bit pattern retained at the D latches 11-15 is '11111', a bit stream detection signal of a logic level '1' is outputted from an AND gate F10.例文帳に追加

検出許可信号が論理レベル“１”でありかつＤラッチ１１〜１５に保持されたビットパターンが“１１１１１”である場合にＡＮＤゲートＦ１０から論理レベル“１”のビット列検出信号が出力される。 - 特許庁

A low-order decoder 12 receives the count value outputted from the counter circuit 6, compares a bit on a low-order side with a setting value 1 and outputs an H level only in a period matched with a bit pattern on the setting value 1.例文帳に追加

下位デコーダ１２は、カウンタ回路６から出力されるカウント値を受け、下位側のビットと設定値１とを比較し、設定値１にかかるビットパターンと一致する期間においてのみＨレベルを出力する。 - 特許庁

To solve the problem of the presence of a pattern where a short-circuit failure is not detected during main bit line leakage inspection to screen an initial short-cirucit failure in a semiconductor storage device constituted of a memory array where main bit lines intersect each other.例文帳に追加

主ビット線を交差させたメモリアレイ構成をとる半導体記憶装置において、初期短絡故障をスクリーニングするための主ビット線リーク検査で、短絡故障を検出できないパターンが存在する。 - 特許庁

A multi-frame synchronous pattern 11 decided to detect consecutive bit missing by a multiple of 8 is assigned to a CS indication bit 4 not used in a UDT mode of an AAL type 1 protocol.例文帳に追加

ＡＡＬタイプ１プロトコルのＵＤＴモードで使用されないＣＳ表示ビット４に対し、連続する８の倍数個分のビット欠落を検出できるように定められたマルチフレーム同期パタン１１を割り当てる。 - 特許庁

An EFM(eight to fourteen modulation) modulation means 120 applies EFM modulation to the reproduced prescribed information data to covert the data into a prescribed EFM bit pattern.例文帳に追加

ＥＦＭ変調手段１２０は、再生された所定の情報データにＥＦＭ変調を施して所定のＥＦＭビットパターンに変換する。 - 特許庁

Even in the case of the data signal 20b after the 8B/10B conversion, the 10-bit particular pattern including the channel identification signal is arranged in each of interframe gaps.例文帳に追加

８Ｂ／１０Ｂ変換後のデータ信号２０ｂにも、チャネル識別信号を含む１０ビット特定パターンをインターフレームギャップに配置される。 - 特許庁

Using this approach, magnetic material on the disk such as magnetic islands of a bit pattern media may be erased and polarized in the same direction.例文帳に追加

本方法を用いれば、ビットパターン媒体の磁気島のようなディスク上の磁気材料を消去して同一方向に分極化することができる。 - 特許庁

Furthermore, the copy of the original mark 3 may be substantially prohibited by changing the original mark 3 into a copy mark 4 having a prescribed bit pattern.例文帳に追加

さらに、オリジナルマーク３を所定のビットパターンを有するコピーマーク４に変更することによって、実質的にコピーマーク３のコピーを禁止しても良い。 - 特許庁

To provide a magnetic disk device for determining the success or failure of data write in a bit pattern medium without deteriorating device performance.例文帳に追加

ビットパターンメディアに対するデータの書き込みの成否を装置性能を劣化させることなく判定することが可能な磁気ディスク装置を提供する。 - 特許庁

Thereafter, surface roughness is moderated in the tangsten film by CMP, and a bit line pattern 103 is formed of low-resistance tangsten by an etching process.例文帳に追加

この後、ＣＭＰによりタングステン膜の表面粗さを緩和し、エッチングにより低抵抗タングステンからなるビットラインパターン１０３を形成する。 - 特許庁

To provide a game machine having high entertainingness wherein the lottery probability of generating of a big hit can be set without using a bit hit pattern.例文帳に追加

大当たりが発生する抽選確率を大当たり図柄によることなく設定可能とする娯楽性の高い遊技機を提供すること。 - 特許庁

The synchronization pattern is detected based on channel bit strings including redundancy which can be used for error correction.例文帳に追加

同期パターン検出ステップでは、誤り訂正に用いることが可能な冗長性を含むチャネルビット列に基づいて同期パターンが検出される。 - 特許庁

The optical system divides the light into information light including information indicated by the bit pattern and reference light having the same wavelength as that of the information light.例文帳に追加

光学系は、光を、ビットパターンで示される情報を含む情報光と、情報光と同一波長である参照光とに分割する。 - 特許庁

Four sidewalls of the quantum dot 21 and a sidewall of the line pattern 29 in a direction parallel to the bit line are covered with a thermally oxidized film 33.例文帳に追加

量子ドット２１の４つの側壁と、ラインパターン２９のビット線に平行な方向における側壁は、熱酸化膜３３で覆われている。 - 特許庁

The deposition mask also includes a plurality of bit pattern apertures adapted to direct a material to a plurality of deposition locations on the substrate.例文帳に追加

前記蒸着マスクは、前記基板上で複数の蒸着位置に材料を向けるようになっている複数のビットパターンアパーチャをさらに含む。 - 特許庁

To prevent moire from occurring owing to the interference of a pattern and a bit map surely for printout data inputted by object oriented printer language.例文帳に追加

オブジェクト指向のプリンタ言語で入力される印刷データについて、パターン等とビットマップの干渉により生ずるモアレを確実に防止する。 - 特許庁

the syndrome S is inputted into burst error pattern generating circuits 2-1 through 2-p which overlap by b-1 bits with each other, with each having information framework of 2b-bit length.例文帳に追加

互いにｂ−１ビット重なり、長さ２ｂビットの情報枠のバースト誤りパターン生成回路２-1〜２-pにシンドロームＳを入力する。 - 特許庁

A base station 1 reports to a mobile communication terminal 2 a down TPC bit pattern to be used when a mobile communication terminal 2 stops transmission.例文帳に追加

基地局１は、移動通信端末２が送信を停止した場合に使われる下りＴＰＣビットパターンを移動通信端末２に通知する。 - 特許庁

The data transfer circuit includes: a latch section 905 which latches a training pattern data input with a training pattern load instruction one bit at a time whenever the training pattern load instruction is input, and a buffer section 907 which loads the training pattern data latched to the latch part 905 responding to a strobe signal.例文帳に追加

本発明のデータ伝達回路は、訓練パターンロード命令とともに入力される訓練パターンデータを、前記訓練パターンロード命令が入力される度に１ビットずつラッチするラッチ部９０５と、ストローブ信号に応じて、前記ラッチ部９０５にラッチされる訓練パターンデータをロードするバッファ部９０７とを備えることを特徴とする。 - 特許庁

The magnetic scale 2 includes: a first magnetic track 11 for recording a first magnetic pattern 11a expressing a non-repeating code; and a second magnetic track 12 for recording a second magnetic pattern 12a for making a half cycle of one bit length of the first magnetic pattern 11a.例文帳に追加

磁気スケール２は、非繰り返しコードを表す第１の磁気パターン１１ａが記録された第１の磁気トラック１１と、第１の磁気パターン１１ａの１ビット長を１／２周期とする第２の磁気パターン１２ａが記録された第２の磁気トラック１２とを有している。 - 特許庁