「Bit-line」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The second bit line 15 is at least parallel to the first bit line 14 near the storage element 28, while not contacting to the storage element 28.例文帳に追加

第２のビット・ライン１５は、第１のビット・ライン１４と少なくとも記憶素子２８付近で並行し、記憶素子２８と非接触である。 - 特許庁

That is, before data held in the memory cell is transmitted to the bit line, voltage of the bit line is shifted.例文帳に追加

すなわち、メモリセルに保持されたデータがビット線に伝達される前に、ビット線の電圧がシフトする。 - 特許庁

The second bit line is connected to the first input terminal of a sense amplifier and the first bit line to the second input terminal of the sense amplifier.例文帳に追加

センスアンプの第１入力端子に第２ビット線を接離すると共に、センスアンプの第２入力端子に第１ビット線を接離する。 - 特許庁

The inverse of the bit line is connected to a transfer transistor Q2, via the local interconnection layer 51b for the inverse of the bit line.例文帳に追加

／ビット線６１ｂは／ビット線用局所配線層５１ｂを介して転送トランジスタＱ_2と接続される。 - 特許庁

Furthermore, a dummy bit line DBL is also provided which is connected to almost the same constituent elements as those connected to a normal bit line BL.例文帳に追加

さらに、ノーマルビットラインＢＬに連結される構成要素とほとんど同じ構成要素に連結されるダミービットラインＤＢＬを設ける。 - 特許庁

This line is a bit of a wart; what we'd like to write is: 例文帳に追加

これはちょっとぶっきらぼうですね。 実際に書きたかったのはこうです: - Python

Precharge switches connect the bit lines to a precharge line.例文帳に追加

プリチャージスイッチは、ビット線をプリチャージ線に接続する。 - 特許庁

A bit line 130 connects the source through the contact electrode 126.例文帳に追加

ビットライン１３０は、コンタクト電極１２６を通じてソースを連結する。 - 特許庁

Then, a potential is supplied to the bit line BLL from an equalizer 151.例文帳に追加

その後、ビット線ＢＬＬにイコライザ１５１から電位を供給する。 - 特許庁

A bit line pad 71d is formed on the drain region 61d.例文帳に追加

ドレイン領域６１ｄ上にビットラインパッド７１ｄを形成する。 - 特許庁

METHOD FOR BIT LINE SOFT PROGRAMMING (BLISP) AND INTEGRATED CIRCUIT例文帳に追加

ビット線ソフト・プログラミング（ＢＬＩＳＰ）のための方法及び集積回路 - 特許庁

The MRAM structure includes a bit-line conductor, directed toward a first direction.例文帳に追加

ＭＲＡＭ構造は、第１の方向に向けられるビット線導体を含む。 - 特許庁

A sense amplifier circuit 4 amplifies the potential of a bit line in each memory cell.例文帳に追加

センスアンプ回路４は、各メモリセルのビット線の電位を増幅する。 - 特許庁

PSEUDO-STATIC DYNAMIC BIT LINE CIRCUIT AND METHOD例文帳に追加

擬似スタティック・ダイナミック・ビット・ライン回路および方法 - 特許庁

SEMICONDUCTOR MEMORY DEVICE, AND ITS BIT LINE CONNECTING METHOD例文帳に追加

半導体メモリディバイス及びそのビットライン接続方法 - 特許庁

COMMON BIT/COMMON SOURCE LINE HIGH-DENSITY 1T1R-TYPE R-RAM ARRAY例文帳に追加

コモンビット／コモンソース線高密度１Ｔ１Ｒ型Ｒ−ＲＡＭアレイ - 特許庁

DYNAMIC SEMICONDUCTOR MEMORY DEVICE AND ITS BIT LINE PRE-CHARGE METHOD例文帳に追加

ダイナミック型半導体記憶装置及びそのビット線プリチャージ方法 - 特許庁

To enlarge data reading potential to the bit line of a semiconductor memory device.例文帳に追加

半導体メモリ装置のビット線へのデータ読み出し電位を大きくする。 - 特許庁

SENSE AMPLIFIER HAVING CROSS LINKED BIT LINE STRUCTURE例文帳に追加

交差結合されたビットライン構造を有するセンス増幅器 - 特許庁

Silicide layers 5a are disposed on the bit line contact region 9a.例文帳に追加

ビット線コンタクト領域９ａ上にはシリサイド層５ａを有する。 - 特許庁

CROSS-POINT RRAM MEMORY ARRAY HAVING REDUCED BIT LINE CROSSTALK例文帳に追加

ビット線クロストークの少ないクロスポイント型ＲＲＡＭメモリアレイ - 特許庁

The bit line address is a function of the Y and Z addresses.例文帳に追加

ビット線アドレスは、Ｙ及びＺアドレスの関数である。 - 特許庁

BIT-LINE SENSE AMPLIFIER FOR SEMICONDUCTOR MEMORY AND ITS DRIVE METHOD例文帳に追加

半導体メモリ装置のビットラインセンスアンプ及びその駆動方法 - 特許庁

SEMICONDUCTOR MEMORY AND PRE-CHARGE METHOD FOR ITS BIT LINE例文帳に追加

半導体記憶装置およびそのビット線のプリチャージ方法 - 特許庁

METHOD OF FORMING BIT-LINE CONTACT PLUG AND TRANSISTOR STRUCTURE例文帳に追加

ビット線コンタクトプラグを形成する方法及びトランジスタ構造 - 特許庁

The other end of the ferroelectric capacitor 302 is connected to the second bit line BL1.例文帳に追加

強誘電体キャパシタ302の他端は第２ビットラインBL1に連結される。 - 特許庁

BIT LINE DETECTING CIRCUIT AND METHOD FOR DYNAMIC RANDOM ACCESS MEMORY例文帳に追加

ダイナミックランダムアクセスメモリ用ビット線検知回路及び方法 - 特許庁

A sense amplifier circuit having a latch function is connected to a bit line BLi.例文帳に追加

ビット線ＢＬｉには、ラッチ機能を持つセンスアンプ回路が接続される。 - 特許庁

The bit line 120b is formed on the first insulating film in the trench.例文帳に追加

トレンチ内の第一の絶縁膜上に、ビット線を形成する。 - 特許庁

To improve a semiconductor device having a hierarchically bit line structure.例文帳に追加

ビット線が階層構造を有する半導体装置を改良する。 - 特許庁

It further includes a bit line contact 13 formed on the active area 11 opposite to the MTJ element 12 of the gate electrode; a bit line BL, connected to the MTJ element 12 and formed in the first direction; and a bit line bBL connected with the bit line contact 13 and formed in the first direction.例文帳に追加

さらに、ゲート電極のＭＴＪ素子１２と反対側のアクティブエリア１１上に形成されたビット線コンタクト１３と、ＭＴＪ素子１２に接続され、第１方向に形成されたビット線ＢＬと、ビット線コンタクト１３に接続され、第１方向に形成されたビット線ｂＢＬとを備える。 - 特許庁

Voltages are applied to each bit line by write voltage applying circuits 110.例文帳に追加

書き込み電圧印加回路１１０は、各ビット線に電圧を印加する。 - 特許庁

To provide a semiconductor memory wherein bit line capacity can be lowered.例文帳に追加

ビット線容量を低下可能な半導体記憶装置を提供する。 - 特許庁

A bit line BL is formed extending in the column direction of a matrix.例文帳に追加

ビット線ＢＬはマトリクスの列方向に延在して形成されている。 - 特許庁

INVERSION BIT LINE, NON-VOLATILE MEMORY TRAPPING CHARGE AND ITS OPERATING METHOD例文帳に追加

反転ビット線、電荷をトラップする不揮発性メモリ、およびその動作方法 - 特許庁

For example, respective memory cells (e.g. MCO) are composed of two NMOS transistors (MN40t, MN40b), a drain of the MN40t is connected to a bit line BLTm being as one complementary bit line, and a drain of the MN40b is connected to a bit line BLBm as the other complementary bit line.例文帳に追加

例えば、各メモリセル（例えばＭＣ０）を２個のＮＭＯＳトランジスタ（ＭＮ４０ｔ，ＭＮ４０ｂ）で構成し、ＭＮ４０ｔのドレインを相補ビット線の一方となるビット線ＢＬＴｍに接続し、ＭＮ４０ｂのドレインを相補ビット線の他方となるビット線ＢＬＢｍに接続する。 - 特許庁

To provide a ferroelectric memory device short in a bit line direction.例文帳に追加

ビット線方向が短い強誘電体メモリ装置を提供する。 - 特許庁

A sub bit line SBL has a protruding part 140 at one end part.例文帳に追加

サブビット線ＳＢＬは、一方の端部に突出部１４０を有する。 - 特許庁

To lower the control voltage of a bit line selection switching device.例文帳に追加

ビット線選択スイッチング素子の制御電圧を低電圧化すること。 - 特許庁

To optimize a difference of bit line signal volumes when reading a memory array.例文帳に追加

メモリセルアレイの読み出し時のビット線信号量差を最適にする。 - 特許庁

A first bit line BL is electrically connected to the first electrode.例文帳に追加

第１ビット線ＢＬは第１電極と電気的に接続される。 - 特許庁

A bit line BL to which a write potential is supplied once keeps the potential.例文帳に追加

一度書込電位が供給されたビット線ＢＬはその電位を維持する。 - 特許庁

To prevent a short-circuit between a bit line and a capacitor lower electrode.例文帳に追加

ビット線と容量下部電極とのショートを防止する。 - 特許庁

To achieve a bit line twisted structure without increase of a cell array.例文帳に追加

セルアレイの増大なく、ビット線ツイスト構造を実現する。 - 特許庁

To provide a ferroelectric memory short in bit line direction.例文帳に追加

ビット線方向が短い強誘電体メモリ装置を提供する。 - 特許庁