「Bit-line」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A bit line contact 20 is formed in the contact hole 8 and moreover a bit line 21 is also formed therein.例文帳に追加

そのコンタクトホール８内に、ビットラインコンタクト部２０を形成し、さらにビットライン２１を形成する。 - 特許庁

Data is read out by comparing the bit line 121 and the bit line 122 by a sense amplifier 161.例文帳に追加

センスアンプ１６１がビット線１２１とビット線１２２の電位を比較することにより、データが読み出される。 - 特許庁

A sense amplifier circuit 401 and a sense amplifier circuit 411 are connected respectively to a bit line pair BL0 and inverse of BL0 and a bit line pair BL1 and inverse of BL1.例文帳に追加

ビット線対ＢＬ０及び／ＢＬ０にセンスアンプ４０１が、ビット線対ＢＬ１及び／ＢＬ１にセンスアンプ４１１が接続されている。 - 特許庁

Also, a bit line 11b is connected to a reading circuit 22, a bit line 11b is associative-grounded to Vg=(V1+V2)/2.例文帳に追加

また、ビット線１１ｂを読み出し回路２２に接続し、ビット線１１ｂは、Ｖｇ＝（Ｖ１＋Ｖ２）／２に仮想接地される。 - 特許庁

A bit line 9 and a PCM cell 2 are first selected, and a first bias voltage (V_BL, V_00) is applied to the selected bit line.例文帳に追加

ビットライン９及びＰＣＭセル２が最初に選択され、その選択されたビットラインに第１バイアス電圧（Ｖ_BL、Ｖ_00）が印加される。 - 特許庁

To provide a memory device having bit line equalizer in a cell array, and a method for arranging a bit line equalizer in a cell array.例文帳に追加

セルアレイにビットライン均等化部を備えたメモリ装置及びビットライン均等化部をセルアレイに配置する方法を提供する。 - 特許庁

CIRCUIT FOR SUPPLYING BIT LINE VOLTAGE IN SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR APPLYING BIT-LINE VOLTAGE BY THE SAME例文帳に追加

半導体メモリ装置におけるビットライン電圧供給回路とそれによるビットライン電圧印加方法 - 特許庁

In this case, bit lines BL form a line twist in a bit line twist region 8 in a memory cell field 1.例文帳に追加

この場合、メモリセルフィールド１において、ビットラインＢＬがビットラインツイスト領域８内でツイストを形成している。 - 特許庁

MEMORY DEVICE CAPABLE OF ADJUSTING BIT LINE SENSING MARGIN TIME FOR TEST MODE, ITS BIT LINE SENSE AMPLIFYING METHOD AND CONTROLLER例文帳に追加

テストモード用ビットラインセンシングマージン時間の調節が可能なメモリ装置、そのビットラインのセンス増幅方法及び制御装置 - 特許庁

Repeater circuits can propagate a signal from one global bit line to another global bit line.例文帳に追加

リピータ回路は、一つのグローバルビット線から別のグローバルビット線へと信号を伝搬することが可能である。 - 特許庁

To provide a method of forming a bit-line contact plug by directly etching a bit-line contact material film.例文帳に追加

ビット線コンタクト材料膜を直接にエッチングしてビット線コンタクトプラグを形成する方法を提供する。 - 特許庁

A bit line BL and a bit line BL/ disposed in the cell unit SU1 are not extended to the ferroelectric memory fuse part 40.例文帳に追加

強誘電体メモリヒューズ部４０には、セルユニットＳＵ１に設けられるビット線ＢＬとビット線ＢＬ／が延在されない。 - 特許庁

During the sense operation, a bit line potential is defined with redistribution of charges between the decoupling capacitor 10 and bit line load capacitor.例文帳に追加

センス動作時には、デカップリング容量（１０）とビット線負荷容量の間の電荷の再配分によりビット線電位が確定する。 - 特許庁

A first bit line is arranged correspondingly to the sense amplifier 12A, and the first bit line is sensed by the sense amplifier 12A.例文帳に追加

センスアンプ１２Ａに対応して第１のビット線が配置され、第１のビット線はセンスアンプ１２Ａによりセンスされる。 - 特許庁

As this operation of the transistor, voltage of the bit line is varied by coupling capacity of the transistor and the bit line.例文帳に追加

このトランジスタの動作に伴い、トランジスタとビット線との結合容量により、ビット線の電圧が変化する。 - 特許庁

The gate, drain, and source lines of the lead transistor are respectively connected to the cell bit line, the read bit line, and a grounding conductor.例文帳に追加

リードトランジスタのゲート、ドレイン及びソース線は、それぞれ、セルビット線、リードビット線及び接地線に接続されている。 - 特許庁

At one end of each bit line, a bit line driver BDVa is provided for driving the voltage of a node Na.例文帳に追加

各ビット線の一端側には、ノードＮａの電圧を駆動するためのビット線ドライバＢＤＶａが設けられる。 - 特許庁

In pre-charge period, the pre-charge circuit pre-charges the cell bit line, and the sense amplifier pre-charges the read bit line.例文帳に追加

プリチャージ期間に、プリチャージ回路はセルビット線をプリチャージし、センスアンプはリードビット線をプリチャージする。 - 特許庁

In addition, an electric potential on a bit line converges to 0 volt as the bit line is separated from a selected floating gate.例文帳に追加

また、ビット線の電位は、選択されたフローティングゲートから離れるに従い、０Ｖに収束する。 - 特許庁

The bit line loading capacitance is formed of the bit line 14, the first wiring 15 and the first interlayer insulating film 18.例文帳に追加

ビット線１４、第１の配線１５および第１の層間絶縁膜１８とでビット線負荷容量が形成される。 - 特許庁

The negative potential applying circuits 3 and 4 are connected to the first bit line BT and applies a negative potential to the first bit line BT.例文帳に追加

負電位供給回路３、４は、第１ビット線ＢＴに接続され、第１ビット線ＢＴに負電位を印加する。 - 特許庁

A load circuit LD1 is connected to a bit line BL and the output side of the bit line BL is connected to a sense amplifier SA.例文帳に追加

負荷回路ＬＤ１がビット線ＢＬに接続され、ビット線ＷＬの出力側がセンスアンプＳＡに接続されている。 - 特許庁

After a potential of a bit line BLj is reset, the bit line BLj (BLS node 34) is pre-charged.例文帳に追加

ビット線ＢＬｊの電位がリセットされた後、ビット線ＢＬｊ（ＢＬＳノード３４）のプリチャージが行われる。 - 特許庁

Since the write data are sequentially written to the memory cells, a current flowing through a bit line can be minimized, and the wiring width of the bit line can be narrowed.例文帳に追加

書き込みデータがメモリセルに順次書き込まれるため、ビット線に流れる電流値を最小限にでき、ビット線の配線幅を小さくできる。 - 特許庁

Moreover, two memory cells MC are selected, and the sub-bit line SBL from the memory cell to the main bit line MBL is held between these memory cells.例文帳に追加

また、メモリセルＭＣを２つ選択し、これらのメモリセルで、メモリセルから主ビット線ＭＢＬに至る副ビット線ＳＢＬを挟む。 - 特許庁

At the time, a bit line BL25 is connected to a ground power source GND through a main bit line MBL[1].例文帳に追加

このとき、ビット線ＢＬ２５がメインビット線ＭＢＬ［１］を介して接地電源ＧＮＤに接続される。 - 特許庁

Each source/drain region is connected electrically to a bit line through one bit line contact.例文帳に追加

ソース／ドレイン領域は、各々１個のビットラインコンタクトを通じてビットラインと電気的に連結されうる。 - 特許庁

When accordance-retrieving is performed, a retrieving bit line is driven by the retrieving bit line driver only in a memory block of an object of retrieving.例文帳に追加

一致検索を行うに際し、検索対象のメモリブロックにおいてのみ、検索ビット線ドライバにより検索ビット線をドライブする。 - 特許庁

At the time of erasure, a main bit line discharge signal CPO is made Vss, a main bit line is made a floating state.例文帳に追加

消去時に、メインビット線ディスチャージ信号CPOをＶssにして、メインビット線をフローティング状態にする。 - 特許庁

In one implementation, a bit line contact opening is etched through a previously-formed bit line.例文帳に追加

一態様において、ビットラインコンタクト用開口は、前以て形成されたビットラインを貫通してエッチングされる。 - 特許庁

Therefore, potential variation of the bit line BL and the reference bit line BLr by an off-leak current is eliminated and erroneous read are not caused.例文帳に追加

従って、オフリーク電流によるビット線ＢＬ及び基準ビット線ＢＬｒの電位変化が排除され、読み出し誤りは発生しない。 - 特許庁

Accordingly, the potential drop speed of the dummy bit line DBL is made higher than the potential drop speed of the bit line BL or/BL.例文帳に追加

したがって、ダミービット線ＤＢＬの電位低下速度はビット線ＢＬまたは／ＢＬの電位低下速度よりも速くなる。 - 特許庁

Meanwhile, the non-selection bit line in the selection banks is electrically connected to the opposite bit line in the non-selection banks.例文帳に追加

一方、選択バンク中の非選択ビット線は非選択バンク中の相対するビット線と電気的に接続される。 - 特許庁

To suppress the voltage drop of a main bit line which occurs at the time of read-out of a memory cell or at the time of charge of a sub-bit line.例文帳に追加

メモリセルの読み出し時又は副ビット線の充電時に発生する、主ビット線の電圧降下を抑制する。 - 特許庁

Moreover, the bit line is precharged without connecting any extra load to the bit line, and hence a reduction in operation speed of the memory cell is prevented.例文帳に追加

さらに、ビット線に余分な負荷を接続することなくビット線をプリチャージできるため、メモリセルの動作速度が遅くなることを防止できる。 - 特許庁

To eliminate a main cause of generating an error read-out data caused by dispersion of coupling capacitor between an upper side bit line and a lower side bit line.例文帳に追加

上位側ビット線と下位側ビット線との間のカップリング容量のばらつきによる読み出しデータのエラー発生要因を除去する。 - 特許庁

The contact plug 20 goes through the bit line 18, and the upper surface of the contact plug 20 nearly coincides with the upper surface of the bit line 18.例文帳に追加

コンタクトプラグ２０は、ビット線１８を突き抜けており、かつ、コンタクトプラグ２０の上面は、ビット線１８の上面とほぼ一致している。 - 特許庁

An address period of a display line having no picture bit signal is allotted to a maintaining discharge period of a display line in which a picture bit signal exists.例文帳に追加

画像ビット信号がない表示ラインのアドレス期間を画像ビット信号が存在する表示ラインの維持放電期間に振り分ける。 - 特許庁

By precharging and amplifying the data by a read bit line unit, a read bit line load is reduced to realize high-speed reading.例文帳に追加

また、読出ビット線単位でプリチャージおよびデータ増幅を行うことにより読出ビット線負荷を軽減して高速読出を実現することができる。 - 特許庁

To provide a semiconductor device superior in operating characteristic by preventing short-circuit between a bit line and a capacity contact plug as well as abnormal oxidation of the bit line.例文帳に追加

ビット線と容量コンタクトプラグとの短絡及びビット線の異常酸化を防止して、動作特性に優れた半導体装置を提供する。 - 特許庁

On end of each bit line BL1,...BL5 is connected respectively to bit line bias circuit 13-1,...13-5.例文帳に追加

ビット線ＢＬ１，・・・ＢＬ５の一端は、それぞれ、ビット線バイアス回路１３−１，・・・１３−５に接続される。 - 特許庁

Connection and disconnection between a bit line BL and a main bit line MBL are controlled by the transistor QN which constitutes the column gate 29.例文帳に追加

カラムゲート２９を構成するトランジスタＱＮにより、ビット線ＢＬとメインビット線ＭＢＬとの接続・切り離しの制御がされる。 - 特許庁

Sense amplifiers SA1-SAk are prepared for eack k bit line BL1-BLk to read the data from each bit line.例文帳に追加

センスアンプＳＡ１〜ＳＡｋは、ｋ本のビットラインＢＬ１〜ＢＬｋごとに設けられ、各ビットラインからデータを読み出す。 - 特許庁

A bit line BL is connected to each connection line 600, and 4 bit lines BL0-BL3 are provided in the 1 block region 214.例文帳に追加

各接続線６００にはビット線ＢＬが接続され、１ブロック領域２１４には４本のビット線ＢＬ０〜ＢＬ４が設けられる。 - 特許庁

To provide a bit-line contact and formation method thereof for a vertical DRAM array, using a bit-line contact mask.例文帳に追加

ビット線コンタクト・マスクを用いてバーチカルＤＲＡＭアレイのためのビット線コンタクトを形成する方法およびビット線コンタクトを提供する。 - 特許庁