「Bit」に関連した英語例文の一覧と使い方(140ページ目) - Weblio英語例文検索

SYSTEM, METHOD, AND APPARATUS TO TRANSFER DATA AND DATA MASK BIT IN COMMON FRAME WITH SHARED ERROR BIT CODE例文帳に追加

共有されるエラー・ビット・コードをもつ共通フレームにおいてデータおよびデータ・マスク・ビットを転送するためのシステム、方法および装置 - 特許庁

To provide a method for inspecting an error bit of a bit string for solving various problems caused by the conventional technology and to provide a receiver.例文帳に追加

従来の技術による諸問題を解決するためのビット列の誤りビットを検査する方法及びレシーバーを提供する。 - 特許庁

The function block side input/output switching part 6 supplies 2-bit data outputted from the bit expanding part 7 to the processor 1.例文帳に追加

機能ブロック側入出力切替部５はビット展開部７から出力された２ビットデータをプロセッサ１に供給する。 - 特許庁

A bit series reproducing circuit 27 reproduces a bit-series signal from the selected 2 change point detection signals, and outputs.例文帳に追加

この選択された二つの変化点検出信号からビット列信号を再生してビット列再生回路２７が出力する。 - 特許庁

In this case, the processing bit number of the digital signal processing circuit 9 is selected to be the same as the revised bit number of the analog/digital converter.例文帳に追加

その際、ディジタル信号処理回路９の処理ビット数も変更したＡＤのビット数と同じにする構成とする。 - 特許庁

Then, the processing part 5 changes the array sequence of the partial bit columns PC_0 to PC1_7 at random, and obtains a new command bit column C2.例文帳に追加

次に、処理部５は、部分ビット列ＰＣ１_０〜ＰＣ１_７の配列順序をランダムに変更して、新たなコマンドビット列Ｃ２を得る。 - 特許庁

A bit line 9 and a PCM cell 2 are first selected, and a first bias voltage (V_BL, V_00) is applied to the selected bit line.例文帳に追加

ビットライン９及びＰＣＭセル２が最初に選択され、その選択されたビットラインに第１バイアス電圧（Ｖ_BL、Ｖ_00）が印加される。 - 特許庁

To provide a memory device having bit line equalizer in a cell array, and a method for arranging a bit line equalizer in a cell array.例文帳に追加

セルアレイにビットライン均等化部を備えたメモリ装置及びビットライン均等化部をセルアレイに配置する方法を提供する。 - 特許庁

Thus, there is no need to perform arithmetic processing for rearranging data one bit by one bit for converting the serial data into the parallel data.例文帳に追加

これにより、シリアルデータをパラレルデータに変換するためにデータを１ビットずつ並び換える演算処理をしなくてすむようにする。 - 特許庁

A bit line BL and a bit line BL/ disposed in the cell unit SU1 are not extended to the ferroelectric memory fuse part 40.例文帳に追加

強誘電体メモリヒューズ部４０には、セルユニットＳＵ１に設けられるビット線ＢＬとビット線ＢＬ／が延在されない。 - 特許庁

The coded bit stream by one picture, coded and obtained by the coding section 20, is fed to an output bit stream generating section 26.例文帳に追加

符号化部２０で符号化されて得られた１ピクチャ毎の符号化ビットストリームは、出力ビットストリーム生成部２６に送られる。 - 特許庁

During the sense operation, a bit line potential is defined with redistribution of charges between the decoupling capacitor 10 and bit line load capacitor.例文帳に追加

センス動作時には、デカップリング容量（１０）とビット線負荷容量の間の電荷の再配分によりビット線電位が確定する。 - 特許庁

MULTIPLE BIT NONVOLATILE MEMORY DEVICE WITH DOUBLE GATE STRUCTURE, MANUFACTURING METHOD THEREOF, AND METHOD FOR MULTIPLE BIT OPERATION例文帳に追加

二重ゲート構造を有する多重ビット不揮発性メモリ素子とその製造方法及び多重ビット動作のための動作方法 - 特許庁

To provide a receiver for spread spectrum communication which are simultaneously receivable from a plurality of transmissions, without having to use a multi-bit A/D.例文帳に追加

多bit Ａ／Ｄを使用せず、複数の送信機から同時に受信が可能な拡散スペクトル通信の受信機を提供する。 - 特許庁

The bit '1' (110) is outputted to the new significant block 102 including only one coefficient and a code bit (112) is outputted.例文帳に追加

１係数しか含んでいない新有意ブロック１０２に対しビット“１”（１１０）を出力し、符号ビット（１１２）を出力する。 - 特許庁

A functional block side input/output switching part 5 supplies 2-bit data outputted from a processor 1 to a bit compressing part 6.例文帳に追加

機能ブロック側入出力切替部５はプロセッサ１から出力された２ビットデータをビット圧縮部６へ供給する。 - 特許庁

After setting a selected bit line to a bit line voltage according to a write data, a word line voltage VWL is boosted in three steps.例文帳に追加

選択ビット線を書き込みデータに応じたビット線電圧に設定した後、ワード線電圧ＶWLを３段のステップで昇圧する。 - 特許庁

An information bit value calculation part 4 calculates information bit of 0 or 1 based on the relation between an original image and a reference image.例文帳に追加

情報ビット値算出部４は、原画像と参照画像との関係に基づく０または１の情報ビットを算出する。 - 特許庁

Here, the selection/multiplexing unit arranges the CRC bits at a bit position preceding by (ν-1) bits from the tail of the transmission bit sequence.例文帳に追加

ここで、選択・多重部は、送信ビット系列の最後尾から、（ν−１）ビットよりも前のビット位置にＣＲＣビットを配置する。 - 特許庁

The pulse code generator receives intermediate data for each of multi-bit values, and generates a pulse code corresponding to the multi-bit value concerned.例文帳に追加

パルス符号発生器はマルチビットの値各々について中間データを受け、そのマルチビットの値に対応するパルス符号を生成する。 - 特許庁

An i-th bit D/A conversion section 113 applies D/A conversion to the output of the i-th bit A/D converter section 108 and a 2i multiple differential amplifier multiplies an error component by 2i.例文帳に追加

ｉビットＤ／Ａ変換部１１３がこれをＤ／Ａ変換して２^i倍差動アンプが誤差分を２^i倍する。 - 特許庁

A memory array includes a first plurality of metal bit lines, a second plurality of diffusion bit lines and a third plurality of select transistors.例文帳に追加

メモリアレイは、第１の複数の金属ビット線と、第２の複数の拡散ビット線と、第３の複数の選択トランジスタとを備える。 - 特許庁

A reader part board has a frequency modulating circuit and a bit rate converting circuit, while a printer part board has another bit rate converting circuit.例文帳に追加

リーダー部基盤には周波数変調回路とデータ速度変換回路をもち、プリンタ部基板にはデータ速度変換回路をもつ。 - 特許庁

Here, when setting the interrupt request bit (INT-REQ) 37, the hold request bit (IDL-REQ) 31 is also set by the sub-processor 200.例文帳に追加

但し、割り込みリクエストビット（INT-REQ）３７がセットされる際には、ホールドリクエストビット（IDL-REQ）３１がサブプロセッサ２００によってもセットされる。 - 特許庁

An n-bit of LSB side is subtracted from binary m-bit data representing an added result, thereby obtaining the reference value of white shading correction.例文帳に追加

加算結果を表す２進数ｍビットのデータからＬＳＢ側のｎビットを除去して、白シェーディング補正の基準値を求める。 - 特許庁

A load circuit LD1 is connected to a bit line BL and the output side of the bit line BL is connected to a sense amplifier SA.例文帳に追加

負荷回路ＬＤ１がビット線ＢＬに接続され、ビット線ＷＬの出力側がセンスアンプＳＡに接続されている。 - 特許庁

To provide a memory management system capable of speeding up a bit map retrieval processing regardless of the necessary size of a bit map area.例文帳に追加

必要なビットマップ領域のサイズに拘らずビットマップ検索処理を高速化し得るメモリ管理システムを提供すること。 - 特許庁

The three-level nonvolatile semiconductor memory device with a voltage control block shared by lower bit lines and upper bit lines is disclosed.例文帳に追加

下部ビット線と上部ビット線が電圧制御ブロックを共有する３−レベル不揮発性半導体メモリ装置を開示する。 - 特許庁

To provide a bit line decoder scheme selecting one memory cell comprising two storage site in a dual bit memory cell array.例文帳に追加

デュアルビット・メモリ・セルのアレーで２つの記憶サイトを含む１つのメモリ・セルを選択するビット線デコーダ構造を提供すること。 - 特許庁

A self-aligned bit extending part is provided to the phase transition pattern to form a bit line traversing over the inter-layer insulating film.例文帳に追加

前記相転移パターンに自己整列されたビット延長部を備えて前記層間絶縁膜上を横切るビットラインを形成する。 - 特許庁

The memory cell 101a is coupled to a word line WL, a bit line BL, a bit line bar, a first voltage line, and a second voltage line.例文帳に追加

メモリセル１０１ａは、ワードラインＷＬ、ビットラインＢＬ、ビットラインバー、第一電圧ライン、及び第二電圧ラインに結合される。 - 特許庁

To cope with the tendency of a large capacity bit map table by adopting a low speed for retrieval processing of the bit map table for multiple address control.例文帳に追加

同報制御のためのビットマップテーブルへの検索処理を低速にでき、ビットマップテーブルの大容量化に対応可能とする。 - 特許庁

A local interconnection layer 51a for a bit line and a local interconnection 51b for the inverse of a bit line are situated in the fourth-layer conductive layer.例文帳に追加

第４層導電層には、ビット線用局所配線層５１ａ、／ビット線用局所配線層５１ｂが位置している。 - 特許庁

A 1st bit calculating section 5 calculates a coding state value corresponding to an arbitrary 1-bit of input data, on the basis of a code stream.例文帳に追加

第１ビット計算部５は入力データの任意の１ビットに対応する符号状態値を符号列に基づいて計算する。 - 特許庁

An image capturing module 24 captures bit map data for the image and generates the bit map data formatted again for measurement.例文帳に追加

イメージ捕獲モジュール２４は、このイメージ用のビット・マップ・データを捕獲して、測定用に再フォーマットされたビット・マップ・データを発生する。 - 特許庁

Rather than encode each digital logic bit as one SFQ pulse, each logic bit is encoded as a series of SFQ pulses.例文帳に追加

各ディジタル論理ビットを１つのＳＦＱパルスとしてエンコードする代わりに、各論理ビットを一連のＳＦＱパルスとしてエンコードする。 - 特許庁

Thereby, the bit line selection circuit and the bit line discharge circuit can be easily arranged even when size of the memory cell is made small.例文帳に追加

これにより、メモリセルのサイズが小さくてなってもビットライン選択回路やビットライン放電回路を容易に配置することができる。 - 特許庁

To make it possible to estimate bit accuracy of an image signal and execute the processing suitable for the estimated bit accuracy to an image signal.例文帳に追加

画像信号のビット精度を推定し、推定したビット精度に適した処理を画像信号に対して施せるようにする。 - 特許庁

A bit rounding part 12 applies rounding for rounding off lower bits to the PCM signal in accordance with bit number information .例文帳に追加

ビット丸め処理部１２は、ＰＣＭ信号に対して、ビット数情報に従って下位ビットを切り捨てる丸め処理を行う。 - 特許庁

A voice codec supports a plurality of encoding bit rate modes by adaptively selecting the encoding bit rates to match communication channel restrictions.例文帳に追加

エンコードビットレートを適応性よく選択し、通信チャネルの制約に適合させることにより複数のビットレートモードをサポートする。 - 特許庁

The wake-up bit string is desirably modulated using an ASK system, and the synchronization bit string is desirably modulated using a BPSK system.例文帳に追加

前記ウェイクアップビット列はＡＳＫ方式で変調され、前記同期ビット列はＢＰＳＫ方式で変調されることが望ましい。 - 特許庁

The second word line 3 intersects the bit line 2 to face a second face of the bit line 2 on the reverse side of the first face.例文帳に追加

第２ワード線３はビット線２の第１の面とは反対側の第２の面と対向するようにビット線２と交差する。 - 特許庁

Gates of the transistors N10, N11 are connected to the bit lines /BLt, BLt, and drains are connected to the bit lines BLt, /BLt.例文帳に追加

トランジスタＮ１０，Ｎ１１のゲートはビット線／ＢＬｔ，ＢＬｔに接続し、ドレインはビット線ＢＬｔ，／ＢＬｔに接続する。 - 特許庁

Also it can be recognized that what bit the actually effective data is out of output data from the number of times of writing of dummy data.例文帳に追加

またダミーデータの書き込み回数から出力データのうち実際に有効なデータが何bitであるかを知ることができる。 - 特許庁

The bit map portion is compressed by using an arbitrary compression method and recorded in part of a file together with a bit map identifiers (marker).例文帳に追加

ビットマップ部分は任意の圧縮方式を用いて圧縮され、ファイルの一部にビットマップ識別子（マーカ）と共に記録される。 - 特許庁