「Bit」に関連した英語例文の一覧と使い方(90ページ目) - Weblio英語例文検索

This is the only published case in which an enterprise with Japanese capital used BIT arbitration.例文帳に追加

本件は、公表されているものの中で、日系企業がBIT 仲裁を利用した唯一のケースである。 - 経済産業省

In this case, the value of the target bit is decided as a value inverse to the value of just preceding bit.例文帳に追加

この場合、注目するビットの値は、直前のビットの値の反対の値として判定される。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE AND BIT LINE SENSING METHOD例文帳に追加

半導体メモリ装置及びビットラインセンシング方法 - 特許庁

To prevent matching displacement of a bit line contact isolation region from a bit line diffusion layer in a bit line backing region of a virtual ground type memory cell array.例文帳に追加

仮想接地式メモリセルアレイのビット線裏打ち領域において、ビット線コンタクト分離領域とビット線拡散層との合わせズレを防ぐ。 - 特許庁

It's a little bit different with what we have assumed例文帳に追加

想定していた路線とは 少し違いますが - 映画・海外ドラマ英語字幕翻訳辞書

Where we're just swapping out numbers and tweaking the context a little bit.例文帳に追加

数字と内容を少しいじっただけです - 映画・海外ドラマ英語字幕翻訳辞書

Could you help me out a bit? what's the matter?例文帳に追加

ちょっと助けてくれませんか どうしました? - 映画・海外ドラマ英語字幕翻訳辞書

Your blood pressure might drop a little bit.例文帳に追加

血圧が少々落ちる可能性があります。 - 映画・海外ドラマ英語字幕翻訳辞書

"They liked a bit o' fun, they did. 例文帳に追加

「やつらは確かに、ちょっとはおふざけもしたさ。 - Robert Louis Stevenson『宝島』

And first, I'll give you a bit of hope; 例文帳に追加

第一にすこしばかり希望の光をやろう。 - Robert Louis Stevenson『宝島』

Each result contains eight 8-bit bytes. 例文帳に追加

それぞれの結果は、8ビット長バイトを8個ふくむ。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

The bit rate control part 112 sets a bit rate of the signal light transmitted by the transmitter 111 to a bit rate lower than an operation bit rate when data communication is performed, the reception device 120 controls a dispersion amount in dispersion compensation with respect to the signal light based on the signal light of a low bit rate, and then sets the bit rate of the signal light to be the operation bit rate.例文帳に追加

ビットレート制御部１１２は、送信機１１１によって送信される信号光のビットレートを、データ通信をおこなう場合の運用ビットレートよりも低いビットレートにし、低いビットレートの信号光に基づいて受信装置１２０が信号光に対する分散補償の分散量を制御した後に、信号光のビットレートを運用ビットレートにする。 - 特許庁

The device is provided with cell arrays of one or more including a plurality of bit line pairs and a plurality of bit line equalizers, and the first bit line sense amplifying unit and the second bit line sense amplifying unit which are connected alternately to the plurality of bit line pairs and receive respective bit line equalization signals, the plurality of bit line equalizers are connected each other through a signal line.例文帳に追加

複数のビットライン対及び複数のビットライン均等化部を含む１つ以上のセルアレイと、前記複数のビットライン対に交互に接続され、それぞれのビットライン均等化信号を受信する第１ビットラインセンスアンプ部及び第２ビットラインセンスアンプ部とを備え、前記複数のビットライン均等化部が、信号線を介して互いに接続される。 - 特許庁

This image coder has a bit plane separator 303 that separates single image data into a plurality of bit planes, a compression pre-processing unit 305 that arranges bit data at the same position configuring a plurality of the bit planes at positions close to each other for combining a plurality of the bit planes into a single bit plane, and a data compressor 306 that compresses the image of the single bit plane.例文帳に追加

単一の画像データを複数のビットプレーンに分離するビットプレーン分離器と、前記複数のビットプレーンを構成する同位置のビットデータを近傍位置に配列して単一のビットプレーンに合成する圧縮前処理器と、前記単一のビットプレーンを画像圧縮するデータ圧縮器とを有することを特徴とする画像符号化装置を提供する。 - 特許庁

At a transmitting side device, a timing control portion 1-2 generates a flag bit timing signal of one clock period and a data bit timing signal with a period of two clock, and a transmission control portion 1-3 outputs a flag bit signal of bit string of "010" or "101" according to the flag bit timing signal and transmits a data bit according to the data bit timing signal.例文帳に追加

送信側装置では、タイミング制御部１−２で１クロック周期のフラグビットタイミング信号及び２クロック周期のデータビットタイミング信号を生成し、送信制御部１−３は、‘０１０’又は‘１０１’のビット配列のフラグビット信号をフラグビットタイミング信号に合わせて出力し、データビットをデータビットタイミング信号に合わせて送信する。 - 特許庁

The encoding part generates the redundant bit stream so that each of bits contained in the redundant bit stream can also be functioned as a parity bit for one of divided information bit streams being bit streams constituted of a plurality of continuous bits in the information bit streams resulting from dividing the information bit stream into two or more.例文帳に追加

符号化部は、冗長ビット列に含まれる少なくとも１つのビットのそれぞれが、情報ビット列を複数に分割したビット列であって情報ビット列における連続した複数のビットにより構成されるビット列である分割情報ビット列の１つに対するパリティビットとしても機能するように、冗長ビット列を生成する。 - 特許庁

The image encoder comprises a bit-plane separator that separates single image data into a plurality of bit planes, a compression preprocessing unit that arranges bit data for a same position configuring the plurality of the bit planes at positions close to each other for combining the plurality of the bit planes into a single bit plane, and a data compressor that compresses the image of the single bit plane.例文帳に追加

単一の画像データを複数のビットプレーンに分離するビットプレーン分離器と、前記複数のビットプレーンを構成する同位置のビットデータを近傍位置に配列して単一のビットプレーンに合成する圧縮前処理器と、前記単一のビットプレーンを画像圧縮するデータ圧縮器とを有することを特徴とする画像符号化装置を提供する。 - 特許庁

A bit configuration of address data allocated to the memory 42 is divided into two on the upper bit side and the lower bit side; and the upper bit side is allocated to a first memory array 42A and the lower bit side is allocated to a second memory array 42B.例文帳に追加

メモリ４２に割り当てられるアドレスデータのビット構成は、上位ビット側と下位ビット側の２つに分割されており、前記上位ビット側が第１メモリアレイ４２Ａに割り当てられ、前記下位ビット側が第２メモリアレイ４２Ｂ割り当てられている。 - 特許庁

A logarithmic conversion high-order bit string generation section detects a bit the logic of which is "1" and positioned at the top among respective bits of inputted data B as an active bit and defines binary data indicating this bit position S as a logarithmic conversion high-order bit string D.例文帳に追加

対数変換上位ビット列生成部が、入力データＢの各ビットのうち論理“１”となっている最も上位に位置するビットをアクティブビットとして検出し、このビット位置Ｓを表すバイナリデータを対数変換上位ビット列Ｄとする。 - 特許庁

This device efficiently uses a memory with a 16-bit width by multiplexing a 10-bit video signal and further 2-bit auxiliary data into 16 bits and also dividing the multiplexed video signal into the original 10-bit video signal and the original 2-bit auxiliary data.例文帳に追加

１０ビットの映像信号とさらに２ビットの補助データを１６ビットに多重し、また多重された映像信号を元の１０ビットの映像信号と２ビットの補助データに分離することで、１６ビット幅のメモリを効率よく使用する。 - 特許庁

A bit comparator 60 calculates a bit difference between the power of the receiving wave and a target value, and a shift register 70 shifts a stored bit string to the left or the right in accordance with the data of the bit difference outputted from the comparator 60 and outputs the bit string as a gain.例文帳に追加

ビット比較器６０は、受信波の電力と目標値とのビット差を求め、シフトレジスタ７０は、ビット比較器６０から出力されたビット差のデータに応じて、記憶したビット列を左側シフト或いは右側シフトし利得として出力する。 - 特許庁

An information processing part 163 uses the error rate of the latest bit out of N-bits for finding an error rate expected value for an error of the latest bit in a transmission bit string due to the appearance of each of bit patterns in a unit bit string.例文帳に追加

情報処理部１６３は、単位ビット列の各ビットパターンについて、そのビットパターンの出現に起因して、送信ビット列の最新のビットが誤る誤り率期待値を、Nビットのうちの、最新のビットが誤る誤り率を用いて求める。 - 特許庁

A controller receives an M-bit input, and in response to this, generates S-bit upper range binary data to be fed to an S-bit high range DAC and R-bit lower range binary data to be fed to an R-bit low range DAC.例文帳に追加

コントローラがＭビットの入力を受け、これに応答して、Ｓビットの高レンジＤＡＣに供給するためのＳビットの上側レンジ二進データと、Ｒビットの低レンジＤＡＣに供給するためのＲビットの下側レンジ二進データとを発生する。 - 特許庁

In this state, the inner bit 14 rotates in a first direction so that a key 36 of the ring bit engages with a key receiving groove 58 of the inner bit 14, and in accordance with the rotation of the inner bit 14 in the first direction, the ring bit also rotates in the first direction.例文帳に追加

その状態で、インナービット１４が第１の方向に回転することで、リングビットのキー３６が、インナービット１４のキー受け溝５８に係合し、インナービット１４の第１の方向の回転に伴って、リングビットも第１の方向に回転する。 - 特許庁

The bit line backing region S1 comprises bit line contact regions 9a including a part of the bit line diffusion layers 2 and having contacts 6, and a bit line contact isolation region 9b of the same conductive type as the substrate 1 interposed between the bit line contact regions 9a.例文帳に追加

ビット線裏打ち領域Ｓ１は、ビット線拡散層２の一部を含みコンタクト６を設けるビット線コンタクト領域９ａと、ビット線コンタクト領域９ａに挟まれ基板１と同一導電型のビット線コンタクト分離領域９ｂとを備える。 - 特許庁

Then, in the immediate data transfer destination judgment circuit 20, which ones of the data from the ROMs 11 and 12 are high-order bit data is judged, the high-order bit data are stored on the high-order bit side 22H of a register 22 and low-order bit data are stored on a low-order bit side 22L.例文帳に追加

そして、この即値データ転送先判断回路２０において、ＲＯＭ１１，１２からのデータの何れが上位ビットデータであるかを判定し、上位ビットデータはレジスタ２２の上位ビット側２２Ｈに、下位ビットデータは下位ビット側２２Ｌに格納する。 - 特許庁

A parallel processing encryption module generates an initial value of n-bit by inputting an initial value of (I-n) bit, a plaintext and a secret key, and then generates an initial value of I bit by combining the initial value of n-bit thus generated and the initial value of (I-n) bit thus input.例文帳に追加

並列処理暗号モジュールが、ｌ−ｎビットの初期値と平文と秘密鍵とを入力し、ｎビットの初期値を生成し、生成したｎビットの初期値と入力したｌ−ｎビットの初期値とを結合してｌビットの初期値を生成する。 - 特許庁

Next, each bit line includes a first bit line portion, a second bit line portion, and a switching device for extending between the first and second bit line portions for selectively connecting the first and second bit line portions together.例文帳に追加

前記ビットラインそれぞれは第一のビットライン部分、第二のビットライン部分、そして第一のビットライン部分と第二のビットライン部分とを共に選択的に接続するために第一のビットラインと第二のビットラインとの間を拡張するスイッチング装置を含む。 - 特許庁

To provide double-pipe type excavating equipment which prevents a ring bit from being accidentally disconnected from an inner bit, even if a percussion force does not act, and which enables the inner bit to be surely disconnected from the ring bit, when the inner bit is recovered.例文帳に追加

打撃力が作用しない時でも、不用意にリングビットがインナービットから外れることがなく、また、インナービットを回収する時は、インナービットをリングビットから確実に外すことができる二重管式掘削装置を提供することを目的とする。 - 特許庁

To provide double-pipe type excavating equipment which prevents a ring bit from being accidentally disconnected from an inner bit, even if an excavating force does not act, and which enables the inner bit to be surely disconnected from the ring bit, when the inner bit is recovered.例文帳に追加

掘削力が作用しない時でも、不用意にリングビットがインナービットから外れることがなく、また、インナービットを回収する時は、インナービットをリングビットから確実に外すことができる二重管式掘削装置を提供することを目的とする。 - 特許庁

A bit shift part performs bit shift processing in which a shift amount is different between the bit string of the predetermined point and a bit string of a point other than the point for the bit string of the butterfly operation result in a predetermined stage in the butterfly operating part.例文帳に追加

ビットシフト部は、前記バタフライ演算部における予め定めた段階のバタフライ演算結果のビット列について、予め定めた前記ポイントのビット列と、該ポイント以外のポイントのビット列と、でシフト量が異なるビットシフト処理を行う。 - 特許庁

MEASURING SYSTEM FOR FAIL BIT MAP OF SEMICONDUCTOR MEMORY例文帳に追加

半導体記憶装置フェイルビットマップ測定方式 - 特許庁

The dust case 5 surrounds the router bit 43.例文帳に追加

防塵ケース５は、ルータビット４３の周囲を囲む。 - 特許庁

METHOD AND DEVICE FOR ENCODING BIT SEQUENCE例文帳に追加

ビットシーケンスを符号化するための方法及び装置 - 特許庁

The weighting selection circuit assigns two PMOS transistors to bit 2 of the 4-bit counter 33p, four PMOS transistors to bit 3, and eight PMOS transistors to bit 4 (MSB).例文帳に追加

重み付け選択回路３３ｐは、４ビットカウンタ３３ｐのビット２には、２つのＰＭＯＳトランジスタ、ビット３には、４つのＰＭＯＳトランジスタ、ビット４（ＭＳＢ）には、８つのＰＭＯＳトランジスタを割り当てる。 - 特許庁

BIT LINE SELECTION SIGNAL GENERATING DEVICE FOR MEMORY DEVICE例文帳に追加

メモリ装置のビットライン選択信号発生装置 - 特許庁

To form bit lines wherein the composition and formation conditions of a bit line hard mask pattern and a bit line nitride film spacer are varied and bit lines are formed, to improve a process margin of an SAC process and decrease an SAC process failure.例文帳に追加

ＳＡＣ工程のマージンを高め、ＳＡＣ工程失敗を低減させるため、ビットラインハードマスクパターン及びビットライン窒化膜スペーサの成分及び形成条件を変化させてビットラインを形成する。 - 特許庁

Only when the upper-bit time information data are different from the upper-bit time information data stored at the preceding time, the upper-bit time information data are stored into the upper-bit time information data memory.例文帳に追加

上位ビット時間情報データが一つ前に格納した上位ビット時間情報データと異なる場合にのみ、上位ビット時間情報データを上位ビット時間情報データメモリに格納する。 - 特許庁

SHIELD MACHINE AND METHOD FOR REPLACING ITS CUTTER BIT例文帳に追加

シールド掘削機およびそのカッタビット交換方法 - 特許庁

The 2-bit counter 130 generates a 2-bit numeral value with a predetermined number of clocks, outputs each bit to the adders 120a-2, 120a-3 respectively, and also outputs the 2-bit count value to a memory 140.例文帳に追加

２ビットカウンタ１３０は、所定のクロック数で２ビットの数値を生成し、各ビットをそれぞれ加算部１２０ａ−２，３へ出力するとともに、２ビットのカウンタ値を記憶部１４０へ出力する。 - 特許庁

DIAMOND BIT FOR BOTH BORING HOLE AND GRINDING BORED HOLE例文帳に追加

穿孔と穿孔穴研削両用ダイヤモンドビット - 特許庁

M-BIT COMPETITION DELAY ADDER AND OPERATING METHOD例文帳に追加

Ｍビット競合遅延加算器及び動作方法 - 特許庁

The digital filter part 13 is constituted by a 2 bit decoder 18 and a low pass filter 19, and the 2 bit decoder 18 converts the two of the 1 bit signals into multi-bit signals at a time.例文帳に追加

前記デジタルフィルタ部１３を２ｂｉｔデコーダ１８と、ローパスフィルタ１９とを備えて構成し、２ｂｉｔデコーダ１８が、前記１ビット信号を２ビットずつ纏めてマルチビット信号に変換する。 - 特許庁

IMAGE CODING APPARATUS AND BIT STREAM GENERATING APPARATUS例文帳に追加

画像符号化装置およびビットストリーム生成装置 - 特許庁

The multi-axis robot 3 rotates the router bit 43.例文帳に追加

多軸ロボット３は、ルータビット４３を自転させる。 - 特許庁