「Cell Line」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

This memory is provided with: a nonvolatile memory cell 11 for storing complementary data; a complementary bit line including first and second bit lines BLT and BLB connected to the nonvolatile memory cell 11; and a sense amplifier circuit connected to the complementary bit line.例文帳に追加

相補データを記憶する不揮発性メモリセル１１と、不揮発性メモリセル１１に接続された第１ビット線ＢＬＴと第２ビット線ＢＬＢからなる相補ビット線と、相補ビット線に接続されたセンスアンプ回路と、を備える。 - 特許庁

Then, when the received web page is determined as the specific kind of web page, image data laid out in the cell in the first line are set as header image data (S511) and image data laid out in the cell of the third line are set as footer image data (S513).例文帳に追加

そして、特定種のウェブページであると判断すると、第１行のセルにレイアウトされた画像データを、ヘッダ画像データに設定し（Ｓ５１１）、第３行のセルにレイアウトされた画像データを、フッタ画像データに設定する（Ｓ５１３）。 - 特許庁

The fuel cell system includes a water supply device 20 for supplying water to an air supply line 70 of a fuel cell, and an antifreeze solution supply device 200 for supplying hydrophobic antifreeze solution to an air supply line 70.例文帳に追加

燃料電池の空気供給系７０へ水を供給する水供給装置２０を備えた燃料電池装置において、疎水性の不凍液を空気供給系７０へ供給する不凍液供給装置２００を更に備える。 - 特許庁

A memory cell gate electrode interconnection is disposed in a bit line intersection region (TWSA), and gates for an access transistor of a memory cell are interconnected to each other, to form an intersection structure of a bit line, by using metal interconnections (MTFB, MTSB) of the upper layer.例文帳に追加

ビット線交差領域（ＴＷＳＡ）にメモリセルゲート電極配線を配置して、メモリセルのアクセストランジスタのゲートを相互接続し、ビット線の交差構造を、その上層のメタル配線（ＭＴＦＢ，ＭＴＳＢ）を用いて形成する。 - 特許庁

Thereby, the memory cell c22 is arranged close to the magnetic center axis of write-in line 1110, having the strongest magnetic field generated by the write-in line 1110, and the strength of the magnetic field applied to the memory cell c22 can be increased.例文帳に追加

こうすることによって、書込み線１１１０の発生する磁界が最も強い書込み線１１１０の磁気的な中心軸にメモリセルｃ２２を近づけて配置し、メモリセルｃ２２に印加される磁界の強さを強くすることができる。 - 特許庁

A control method of the SRAM by which data is written in an antiparallel storage circuit of an SRAM memory cell via a true bit line (BLT) and a complementary bit line (BLC) or data is read from it and a SRAM cell are provided.例文帳に追加

真ビットライン（ＢＬＴ）および相補ビットライン（ＢＬＣ）を介して、ＳＲＡＭメモリセルのアンチパラレル記憶回路にデータを書き込み、またはそれからデータを読み出すＳＲＡＭの制御方法およびＳＲＡＭセルが提供される。 - 特許庁

The memory device includes: a memory cell MC configured by connecting a variable cell resistor Rcell and an access transistor AT in series between a plate line PL and a bit line BL; a drive control unit (a reference voltage generation control circuit 14 is a principal part); and the sense amplifier 7.例文帳に追加

可変セル抵抗ＲcellとアクセストランジスタＡＴをプレート線ＰＬとビット線ＢＬとの間に直列接続させているメモリセルＭＣと、駆動制御部（参照電圧発生制御回路１４が要部）と、センスアンプ７とを有する。 - 特許庁

To automatically select only one memory cell and switch to a normal operation even if a vertical line or a horizontal line of an analog memory is not selected at power up time or other unexpected occurrences, and no memory cell to be selected remains.例文帳に追加

電源投入時やそれ以外の不測の場合に、アナログメモリの縦の並び又は横の並びが選択されず、選択されるメモリセルが１個も存在しなくなっても、自動的に１個のみのメモリセルを選択して、正常動作へ移行させる。 - 特許庁

During a writing operation, the cell voltage of the L bit line for writing L data of the bit lines BL and XBL is made lower than the cell voltage Vcc of the side for outputting the H data in conjunction with a reduction in bit line potential during writing of L bit data.例文帳に追加

書込み動作時には、ビット線BL，XBL のＬデータを書き込むＬビット線のセル電圧を、Ｌビットデータの書込み時のビット線電位の低下に連動して、Ｈデータを出力する側のセル電圧Ｖccよりも低下させる。 - 特許庁

The high level voltage VINT of the word line is made higher voltage than memory main power source voltage VDD being high level voltage of the bit line by approximately 0.5V so that an off-leak current of a memory cell having a PMOS memory cell transistor is minimized.例文帳に追加

ワード線のハイレベル電圧ＶＩＮＴは、ＰＭＯＳメモリセルトランジスタを有するメモリセルのオフリーク電流を最小化するように、ビット線のハイレベル電圧であるメモリ主電源電圧ＶＤＤよりも０．５Ｖ程度高い電圧とする。 - 特許庁

A pull-down element (PD) is provided corresponding to each word line for adjusting, according to fluctuations in threshold value voltage of a memory cell transistor, a voltage level when a word line (WL) is selected.例文帳に追加

ワード線（ＷＬ）の選択時の電圧レベルを、メモリセルトランジスタのしきい値電圧の変動に応じて調整するプルダウン素子（ＰＤ）を各ワード線に対応して設ける。 - 特許庁

To protect a memory cell from the application of a high voltage due to the charging of a word line even in a process after accumulating conductive layers for word line formation.例文帳に追加

ワード線形成用の導電層を堆積した後の工程においても、ワード線の帯電による高電圧の印加からメモリセルを保護することができるようにする。 - 特許庁

The fuel cell system takes out current by operating a current taking out part 30 at system stop and closes an air line inlet valve 23 and an air line outlet valve 24.例文帳に追加

燃料電池システムは、システム停止時に電流取出部３０を作動させて電流を取り出し、且つ、空気系入口弁２３および空気系出口弁２４を閉じる。 - 特許庁

To achieve high rising speed of a word line during reading and to reduce the size of the element of a word line voltage supply circuit by suppressing the deterioration of reading characteristics of a memory cell.例文帳に追加

メモリセルの読出特性の劣化を抑制しつつ、読出時のワード線立ち上がり速度を高速にし且つワード線電圧供給回路の素子サイズを縮小する。 - 特許庁

At time t9, a voltage of about 2V is applied to the word line WL1 to start a verifying operation for an optional one memory cell connected to the word line SL1.例文帳に追加

また、時刻ｔ９において、ワード線ＷＬ１に２Ｖ程度の電圧を印加し、ワード線ＷＬ１に接続された任意の１メモリセルへのベリファイ動作を開始する。 - 特許庁

Potentials corresponding to 11/10/01/00 are written in a dummy cell arranged at an intersection of a dummy word line DWLN/T and a sub-bit line connected to SSA 31, 32.例文帳に追加

ダミーワード線ＤＷＬＮ／ＴとＳＳＡ３１，３２に接続された副ビット線の交点に配置したダミーセルへ１１／１０／０１／００に対応する電位を書き込んでおく。 - 特許庁

To provide a method of forming a current collection line of an electrode substrate for a dye-sensitized solar cell, which fully assure adhesion between the current collection line and a conductive coating film.例文帳に追加

集電線と導電性被膜との密着性を十分に確保できる色素増感型太陽電池用電極基板の集電線形成方法を提供する。 - 特許庁

When manufacturing process is carried out, a self-aligned memory cell, necessitating only two pieces of array related masks, which specify a bit line and a word line, can be formed.例文帳に追加

製造プロセスを実施すると、ビットライン及びワードラインを規定する２つのアレイ関連マスクのみを必要とする自己整列したメモリセルを形成することができる。 - 特許庁

To provide a nonvolatile semiconductor memory device from which data can be stably read out even for a memory cell of a normal bit line adjoining a dummy bit line.例文帳に追加

ダミービット線に隣接するノーマルビット線のメモリセルに対しても、安定的にデータを読み出すことが可能な不揮発性半導体メモリ装置を提供することにある。 - 特許庁

This device is provided with a memory cell outputting a data signal to a bit line (BL or ZBL) by activating a word line (WL) while specifying a row address (ZRAS).例文帳に追加

行アドレス（ＺＲＡＳ）の指定に伴ってワード線（ＷＬ）が活性化されることにより、ビット線（ＢＬまたはＺＢＬ）に対してデータ信号を出力するメモリセルを設ける。 - 特許庁

To secure such a feature that voltage of word line is started after voltage of power source line attains high voltage first of all at every position, when a row of cell array is selected.例文帳に追加

本発明は、セルアレイの行を選択する際に、まず電源線の電圧が全ての位置で高電圧に達した後に、ワード線の電圧を立ち上げることを特徴とする。 - 特許庁

A protective circuit 200 for protecting data in the nonselected memory cell is provided halfway on a nonselected bit voltage feeding line 110 and a nonselected word voltage feeding line 130.例文帳に追加

非選択メモリセルのデータを保護するための保護回路２５０を、非選択ビット電圧供給線１１０と非選択ワード電圧供給線１３０との途中に設けた。 - 特許庁

One word line out of plural word lines WLy(n) is selected en bloc for each memory cell arrays MCA00-MCA23, and selected one word line is activated.例文帳に追加

複数のメモリセルアレイＭＣＡ００〜ＭＣＡ２３ごとに、複数のワード線ＷＬｙ（ｎ）のうちの１本のワード線を一括して選択し、選択した１本のワード線を活性化する。 - 特許庁

In order to write data in the memory cell connected to the word line WL3, 20V is applied to the word line WL3, and 0V is applied to the word lines WL1, 5 of two adjacent word lines.例文帳に追加

ワード線ＷＬ３に接続されたメモリセルにデータを書込むために、ワード線ＷＬ３に２０Ｖ、二つ隣のワード線であるワード線ＷＬ１，５に０Ｖが印加される。 - 特許庁

A memory cell group block constituted of cross points is controlled by means of laterally divided two work line control blocks, vertically divided two bit line control blocks, and a switch group block.例文帳に追加

クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁

In reading from a memory cell array 10, a plate line PL is charged to a power source potential VDD before drive of a corresponding word line WL by a drive control circuit 50.例文帳に追加

メモリセルアレイ１０に対する読み出し時、駆動制御回路５０によって該当するワード線ＷＬの駆動前にプレート線ＰＬを電源電位ＶＤＤに充電する。 - 特許庁

To suppress power consumption associated with charging and discharging of bit-line pair in a semiconductor memory in which a word line contact has an SRAM cell provided in common with the adjacent cells.例文帳に追加

ワード線コンタクトが隣接セルと共有されるＳＲＡＭセルを有する半導体記憶装置において、ビット線対の充放電による消費電力を抑える。 - 特許庁

An MTJ memory cell is independently provided with a write word line WWL and a read word line RWL to be used for writing and reading data, respectively.例文帳に追加

ＭＴＪメモリセルに対しては、データ書込およびデータ読出にそれぞれ用いられるライトワード線ＷＷＬおよびリードワード線ＲＷＬが独立して設けられる。 - 特許庁

Moreover, in the cell laminating direction, the outside sealing parts 61, 71 are positioned on the same line L1, while the inside sealing parts 62, 72 are positioned on the same line L2.例文帳に追加

また、セル積層方向において、外側のシール部６１、７１は同じラインＬ１上に位置すると共に、内側のシール部６２，７２は同じラインＬ２上に位置する。 - 特許庁

To increase speed for writing and reading data when the wiring capacitance of a subbit line is large and the capacitance of a memory cell connected to the subbit line is large.例文帳に追加

サブビットラインの配線容量が大きいときやサブビットラインに接続されているメモリセルの静電容量が大きいときのデータ書き込み速度や読み出し速度を向上すること。 - 特許庁

A reflux line 20 is connected to a drain port of a fuel cell 1 to which hydrazine is supplied as a fuel and a gas-liquid separator 32 is installed in the middle of the reflux line 20.例文帳に追加

ヒドラジンが燃料として供給される燃料電池１の排水口に、還流ライン２０を接続し、還流ライン２０の途中に気液分離器３２を設ける。 - 特許庁

A bit line connected with a selection memory cell selected by the selection block address and a bit line in the dummy block are connected respectively to differential input terminals of the sense amplifier circuit 9.例文帳に追加

選択ブロックアドレスで選択される選択メモリセルが接続するビット線と、ダミーブロック内のビット線を夫々センスアンプ回路９の差動入力端子に接続する。 - 特許庁

In order to indicate scrolling directions, symbol characters such as a triangle and an arrow are inserted in the cell at the intersection of a line and a row at prescribed line intervals or row intervals in the table.例文帳に追加

所定行間隔及び所定列間隔で、表中の行及び列の交点のセルに、三角形や矢印等、スクロール方向を示すシンボルを挿入する。 - 特許庁

A BOG delivery line 2 of a LNG tank 1 is connected to a reforming unit 3, and a hydrogen feed line 7 for guiding a hydrogen 5 from the reforming unit 3 is connected to a fuel cell 6.例文帳に追加

ＬＮＧタンク１のＢＯＧ送出ライン２を改質器３に接続し、改質器３から水素５を導く水素供給ライン７を燃料電池６に接続する。 - 特許庁

Each memory cell comprises a transistor connected to one line among word lines and one line among bit lines and a ferroelectric capacitor connected to one among transistors and plate lines.例文帳に追加

各メモリセルはワードラインのうち１つとビットラインのうち１つに連結されたトランジスタと、トランジスタとプレートラインのうち、１つに連結された強誘電体キャパシタを含む。 - 特許庁

A ground wiring layer 16 is formed in a layer different from that of a bit line 15 and other bit line formed in the same layer traversing one memory cell region 100.例文帳に追加

１つのメモリセル領域１００を横切る同一層に形成されたビット線１５および他のビット線とは別の層にグラウンド配線層１６が形成されている。 - 特許庁

In the SRAM memory system 100, a memory cell 102 includes a true node connected to a bit line BL, and a complementary node connected to a complementary bit line XBL.例文帳に追加

ＳＲＡＭのメモリシステム１００において、メモリセル１０２は、ビットラインＢＬに接続される真ノードと、相補ビットラインＸＢＬに接続される相補ノードと、を含む。 - 特許庁

To make reaction gas flow more smoothly which flows through a pipe line by the fitting direction of a butterfly valve arranged in the pipe line in a fuel cell system for a vehicle.例文帳に追加

車両用燃料電池システムにおいて、管路に配置されるバタフライ弁の取付方向により、管路を流れる反応ガスがより円滑に流れることができるようにする。 - 特許庁

After the voltage level of the word line WLO becomes the non-selection state of the memory cell, the voltage level of the plate line is made to return to the voltage VPL from the voltage (VPL-ΔVPL).例文帳に追加

そして、ワード線ＷＬ０の電圧レベルがメモリセルの非選択状態になった後に、プレート線の電圧レベルを電圧（ＶＰＬ−ΔＶＰＬ）から電圧ＶＰＬに戻す。 - 特許庁

To provide a data storage device having high reliability and low power consumption regarding a data storage device having a memory cell connected between a plate line and a bit line.例文帳に追加

プレート線とビット線との間に接続されたメモリセルを有するデータ記憶装置に関し、信頼性が高く消費電力が低減されたデータ記憶装置を提供する。 - 特許庁

FLOATING GATE HAVING BURIED BIT LINE AND RAISED SOURCE LINE, SELF-ALIGNMENT METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF MEMORY CELL, AND MEMORY ARRAY FORMED BY THAT METHOD例文帳に追加

埋め込みビット線および上昇されたソース線を持つ浮遊ゲート・メモリセルの半導体メモリ配列を形成するセルフアライメント方法及びその方法により製造されたメモリ配列 - 特許庁

Thereby, a spare column selection line SCSL and a normal column selection line CSL can be selected simultaneously, an inverse data pattern can be written in an adjacent memory cell.例文帳に追加

これにより、スペアコラム選択線ＳＣＳＬと同時に正規のコラム選択線ＣＳＬを選択することができ、隣接するメモリセルに逆データパターンを書込むことが可能となる。 - 特許庁

To provide a memory element together with its manufacturing method where a distance between an MTJ cell and a second word line as a write line is reduced to allow writing operation on less current.例文帳に追加

ＭＴＪセルとライトラインである第２ワードラインの距離を縮小させ、少量の電流でライト動作を可能にした、メモリ素子及びその製造方法を提供する。 - 特許庁

The memory cell group block of the cross point constitution is controlled by divided right and left word line control blocks and divided upper and lower bit line control blocks and a switch group block.例文帳に追加

クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁

As a different word line is selected for each write of defective address data, voltage for write is applied to a memory cell connected to the same word line only one time.例文帳に追加

不良アドレスデータの書き込みの度に、異なるワード線を選択するので、同じワード線につながるメモリセルには一度しか書き込み用の電圧は印加されない。 - 特許庁