1153万例文収録!

「Cell Line」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Cell Lineの意味・解説 > Cell Lineに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Cell Lineの部分一致の例文一覧と使い方

該当件数 : 2917



例文

In read access, a first switch and a second switch are turned on in a pre-charge period before a memory cell is accessed so that charges of a bit line charge voltage generating circuit are distributed to a bit line and a reference bit line, to thereby charge the bit line and the reference bit line to an initial voltage.例文帳に追加

リードアクセス時、メモリセルをアクセスする前の予備充電期間に第1及び第2スイッチを導通させ、ビット線充電電圧発生回路の電荷をビット線及びリファレンスビット線に分配することによって、ビット線とリファレンスビット線とを初期電圧に充電する。 - 特許庁

A bit line SBL3 connected to a drain region of a first adjacent memory cell transistor is made a floating state.例文帳に追加

第1隣接メモリセルトランジスタMC03のドレイン領域につながるビット線SBL3をフローティング状態にする。 - 特許庁

To allow a wireless line control station RNC and a wireless base station eNB to exchange information about a cell thereunder.例文帳に追加

無線回線制御局RNCと無線基地局eNBとの間で、配下のセルに係る情報を交換する。 - 特許庁

The emergence of the germ cell line in the Pinctada fucata can be inhibited by inhibiting the expression of the gene.例文帳に追加

この遺伝子の発現を抑制することによって、アコヤガイにおける生殖細胞系列の発生を抑制できる。 - 特許庁

例文

To provide a word line driver which can improve data retention performance of a DRAM cell embedded in a conventional logic process.例文帳に追加

慣用のロジックプロセスによる埋込みDRAMセルのデータ保持性能を改善できるワード線ドライバを提供する。 - 特許庁


例文

A memory cell array 11 includes a bit line BL (BLT or BLN) to which a plurality of memory cells 21 are connected.例文帳に追加

メモリセルアレイ11は、複数のメモリセル21が接続されたビット線BL(BLT又はBLN)を有する。 - 特許庁

The correlation value operating device is composed of a DRAM memory cell array 10, a word line driver 12 and a sense amplifier 14.例文帳に追加

相関値演算装置は、DRAMメモリセルアレイ10と、ワード線ドライバ12と、センスアンプ14とで構成される。 - 特許庁

To provide a device for easily correcting the displacement of an anode and a cathode, which have been placed in line in an electrolytic cell.例文帳に追加

電解槽に整列させたアノードやカソードの位置ずれを,容易に直すことができる器具を提供する。 - 特許庁

A memory cell changes the potential of a bit line from a pre-charge potential to a discharge potential in accordance with the holding data.例文帳に追加

メモリセルは、保持するデータに対応してビット線の電位をプリチャージ電位から放電電位へ変化させる。 - 特許庁

例文

To provide an embedded bit line type read/program nonvolatile memory cell and an array of the cells capable of achieving high density.例文帳に追加

高密度を実現できる埋込ビット線型読取り/プログラム不揮発性メモリセル及びアレイを提供する。 - 特許庁

例文

Also, the memory cell is provided with a body plate line 106 controlling a potential of a body 105 of the electric field effect type transistor.例文帳に追加

かつ、その電界効果型トランジスタのボディ105の電位を制御するボディプレート線106を備えている。 - 特許庁

A first memory cell MC111 is disposed on the opposite side of a semiconductor substrate SB of a first line WL11.例文帳に追加

第1のメモリセルMC111は、第1のラインWL11の半導体基板SBと反対側に配されている。 - 特許庁

A second memory cell MC211 is disposed on the opposite side of the semiconductor substrate SB of the second line BL11.例文帳に追加

第2のメモリセルMC211は、第2のラインBL11の半導体基板SBと反対側に配されている。 - 特許庁

To provide a new human antibody structure equipped with a human germ cell line gene structure and derived fragment of the same.例文帳に追加

ヒト胚細胞系遺伝子構造を具えた新規なヒト抗体構造及びその誘導フラグメントの提供。 - 特許庁

To provide a DNA aptamer exhibiting specific bondability to human hepatocellular liver carcinoma cell line HepG2.例文帳に追加

ヒト肝臓がん細胞HepG2に特異的な結合性を示すDNAアプタマーの提供を目的とする。 - 特許庁

An interlayer dielectric is formed on the memory cell array, and the metal bit line 212 is embedded therein.例文帳に追加

メモリセルアレイ上には層間絶縁膜が形成されており、金属ビット線212は、それに埋め込み形成されている。 - 特許庁

To prevent concentration of current to a source line driver in a semiconductor memory provided with a non-volatile memory cell.例文帳に追加

不揮発性メモリセルを備えた半導体記憶装置においてソース線ドライバへの電流集中を防止する。 - 特許庁

Thereby, the data are corrected to a correct expected value within the defect of the cell data of 1 bit per 1 word line.例文帳に追加

これにより、通常1ワード線あたり1ビットの本セルデータの不良までなら、正しい期待値に訂正される。 - 特許庁

To provide a semiconductor protection circuit enhancing a degree of freedom in voltage which can be applied to a word line of a memory cell during operation.例文帳に追加

動作時に、メモリセルのワード線に印加できる電圧の自由度を高めた半導体保護回路を提供する。 - 特許庁

Gaps 103 and 104 are formed between a word line W1 of a memory cell transistor and n+ type diffusion regions N21 and N12.例文帳に追加

メモリセルトランジスタのワード線W_1 とn^+ 型拡散領域N_21,N_12との間に、隙間103,104を形成する。 - 特許庁

A first transistor TR2 is provided between a true node A of a SRAM memory cell 102 and the true bit line (BLT).例文帳に追加

第1トランジスタTR2は、SRAMメモリセル102の真ノードAと真ビットライン(BLT)の間に設けられる。 - 特許庁

Further, a cell separation insulating wall 33 is installed along the central line of the X electrode 22 and the Y electrode 23 in the cells.例文帳に追加

また、セルにX電極22およびY電極23の中心線に沿ってセル分離隔壁33を設ける。 - 特許庁

A conductor is represented by a line and the face of a cell having a side intersecting that conductor is divided by that conductor.例文帳に追加

導体は線で表現し、その導体が辺を横切るセルの面は、その導体を境にして分割する。 - 特許庁

The plurality of signal-line drawing portions are arranged around the memory cell array and are connected to the plurality of signal lines.例文帳に追加

複数の信号線引き出し部は、メモリセルアレイの周辺に配され、複数の信号線に接続されている。 - 特許庁

The signal control part arranged at one end side of a cell array column performs input and output of a signal to and from the global line.例文帳に追加

セルアレイの列の一端側に配置された信号制御部は、グローバル線に信号を入出力する。 - 特許庁

The conjunctival epithelial cell line expresses an exogenous immortalizing gene.例文帳に追加

本発明は外因性不死化遺伝子を発現し得る結膜上皮細胞株、及びその製造方法を提供する。 - 特許庁

An SONOS structure cell is formed by providing a bit-line diffusion layer in shallow trenches in which a conductive film is embedded.例文帳に追加

導電体膜が埋め込まれたシャロートレンチ溝内にビットライン拡散層を設けてSONOS構造セルとする。 - 特許庁

To write or read a plurality of memory transistors continuing to a word line in parallel in a VG memory cell array.例文帳に追加

VG型メモリセルアレイにおいて、ワード線に連なる複数のメモリトランジスタを並列に書き込みまたは読み出す。 - 特許庁

In order to operate a bit line in GND-VCC, a back gate voltage of 4 V is applied to a cell well in programming.例文帳に追加

ビットラインをGND〜VCCで動作させるために、プログラム時にセルウェルに4Vのバックゲート電圧を印加する。 - 特許庁

Liquid fuel containing hydrazines is supplied to an anode of a fuel cell from one end of a fuel circulation line.例文帳に追加

燃料循環ラインの一端から燃料電池のアノードにヒドラジン類を含む液体燃料が供給される。 - 特許庁

A sense amplifier 30 amplifies a signal read out from the memory cell MC through the bit line BL.例文帳に追加

センスアンプ30は、この状態のビット線BLを介してメモリセルMCから読み出される信号を増幅する。 - 特許庁

The cell line produces a monoclonal antibody reactive with human, monkey, cow, rabbit, sheep, dog, cat, pig and goat LAM-1.例文帳に追加

この細胞系はヒト、サル、ウシ、ウサギ、ヒツジ、イヌ、ネコ、ブタおよびヤギLAM-1 と反応するモノクローナル抗体を産生する。 - 特許庁

CELL LINE PRODUCING HUMAN ANTI-C-REACTIVE PROTEIN MONOCLONAL ANTIBODY, ITS PREPARATION AND MONOCLONAL ANTIBODY例文帳に追加

抗ヒトC反応性タンパク質モノクローナル抗体産生細胞ライン、およびその作製方法、ならびにモノクローナル抗体 - 特許庁

ANTI-HUMAN HEMOGLOBIN MONOCLONAL ANTIBODY, CELL LINE PRODUCING THE SAME AND KIT CONTAINING THE SAME FOR DETECTING HUMAN HEMOGLOBIN例文帳に追加

抗ヒトヘモグロビンモノクローナル抗体、およびそれを産生する細胞株またはそれを含むヒトヘモグロビン検出用キット - 特許庁

The power regeneration circuit 10 regenerates the electric power which is accumulated in the bit line of the memory cell array 2 and discharged.例文帳に追加

電力回生回路10は、メモリセルアレイ2のビット線に蓄積され、放電された電力を回生する。 - 特許庁

To facilitate thickly forming an electrode with a narrow line width, in a method of manufacturing a square solar cell.例文帳に追加

四角形の太陽電池セルの製造において、簡単に線幅の細い電極を厚く形成できるようにする。 - 特許庁

Therefore, each memory cell 10 is erased or programmed according to the voltage applied to each source line SL.例文帳に追加

従って、各メモリセル10は、それぞれのソース線SLに印加されている電圧に応じてイレース又はプログラムされる。 - 特許庁

Also, the second wiring 82A connects the power source line 11 to the first node 1 of the general-purpose logic cell 60'.例文帳に追加

また、第2配線82Aは、電源線11と、その汎用ロジックセル60´の第1のノード1とを接続する。 - 特許庁

To provide a multifariously deficient adenovirus vector for gene cloning and expression, and to provide a complementary cell line.例文帳に追加

遺伝子クローニングおよび発現のための多重欠損アデノウイルスベクター系と相補的細胞系を提供する。 - 特許庁

Programming each cell is effected by voltage biasing a common control gate line and source/drain for a sensing transistor 12.例文帳に追加

セルのプログラミングは、共通の制御ゲートラインと、感知トランジスタのソース/ドレインとをバイアスする電圧により行われる。 - 特許庁

This is a monoclonal antibody LA2 against OspA that is secreted from the hybridize cell line ECACC 89091302.例文帳に追加

ハイブリドーマ−セルラインECACC89091302から分泌された、OspAに対するモノクローナル抗体LA2。 - 特許庁

While data writing is not performed to the memory cell MC0A, the voltage of the local bit line LBL0 becomes 0V.例文帳に追加

メモリセルMC0Aにデータ書込が行なわれていない期間にはローカルビット線LBL0の電圧は0Vになる。 - 特許庁

Data are transferred between registers and between memory cells of the register memory cell array through the internal data bus line.例文帳に追加

内部データバス線を介してレジスタ間データ転送およびレジスターメモリセルアレイのメモリセル間のデータ転送を行う。 - 特許庁

With this cell line, high level enzyme expression is achieved while using a low-protein tissue culture medium of nonanimal resources.例文帳に追加

非動物供給源の低タンパク質組織培養培地を用いつつ、高レベルの酵素発現が達成される。 - 特許庁

A request for reading data stored in a first memory cell connected to a first word line is received (S100).例文帳に追加

第1ワードラインと接続する第1メモリセルに格納されたデータを読み出すための要請を受信する(S100)。 - 特許庁

The ReRAM cells M of the semiconductor memory device are each formed at an intersection of and between a bit line BL and a word line WL so that each ReRAM cell M is electrically connected to the bit line BL and the word line WL.例文帳に追加

本発明の実施形態による半導体メモリ装置におけるReRAMセルMは、ビット線BLとワード線WLとの交差部かつ間に、それらビット線BLとワード線WLとに電気的に接続されるように形成されている。 - 特許庁

When the line switching request receiving part 431 receives the line switching request, an another line instructing part 432 instructs the mobile communication terminal that has transmitted the line switching request on an available base station different from the femto cell base station 400.例文帳に追加

別回線指示部432は、回線切換要求受信部431にて回線切換要求が受信された場合に、回線切換要求を発した移動通信端末にこのフェムトセル基地局400とは別の利用可能な基地局を指示する。 - 特許庁

This device is provided with plural bit lines performing delivery and receipt of information with a memory cell, plural word lines WL selecting the memory cell taking out the information to the bit line, and spare word lines SWL relieving the word line connected to the memory cell which cannot take out the information normally.例文帳に追加

メモリセルと情報のやりとりを行う複数のビット線と、このビット線に情報を取り出すメモリセルを選択する複数のワード線WLと、正常に情報を取り出すことができないメモリセルに接続されているワード線を救済するためのスペアワード線SWLとを具備する。 - 特許庁

While a first magnetic field Hy2 is added to a memory cell, a second magnetic field Hy1 through a word line 14 and a third magnetic field Hx through a bit line 16 are added to a selected memory cell 12, and when the second and third magnetic fields are synthesized, the information of the selected memory cell is switched.例文帳に追加

第1の磁界Hy2をメモリ・セルに加えている間に、選択されたメモリ・セル12に、ワード線14による第2の磁界Hy1と、ビット線16による第3の磁界Hxを加え、第2と第3の磁界が合成されたときに前記選択されたメモリ・セルの情報が切り換えられる。 - 特許庁

例文

A NAND-type flash memory device has a memory cell array, divided into many unit memory cell arrays having many memory strings, many word line drivers arranged corresponding to each of unit memory cell arrays, and many source lines selected independently by a word line decoder.例文帳に追加

本発明よるNAND型フラッシュメモリ装置は、多数のメモリストリングを各々有する多数の単位メモリセルアレイに分割されたメモリセルアレイと、単位メモリセルアレイ各々に対応して配置された多数のワードラインドライバと、ワードラインデコーダによって独立的に選択される多数のソースラインとを有する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS