「Cell Line」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

Similarly, the gate of a readout transistor in a second storage cell is connected with the second word line, and the other electrode of the capacitor is connected with the first word line.例文帳に追加

また、第２の記憶セルの書き込みトランジスタのゲートを第２のワード線に、キャパシタの他方の電極を第１のワード線に接続する。 - 特許庁

To reduce parasitic capacitance formed between a bit line for reading out the signal of a memory cell and a signal transmission line disposed on the upper layer thereof.例文帳に追加

メモリセルの信号を読み出すビット線とその上層に配置された信号伝送線との間に形成される寄生容量を低減する。 - 特許庁

The word line 3 is connected to the first gate electrode of the memory cell transistor and extended to the semiconductor substrate 14 of a word line drawing region.例文帳に追加

ワード線３は、メモリセルトランジスタの第１ゲート電極に接続され、ワード線引き出し領域の半導体基板１４上に延伸している。 - 特許庁

Since the bit line is shorter than the word line, a parasitic capacitance of the bit lines in a cell array can be decreased and its operational speed can be increased.例文帳に追加

ビットラインがワードラインよりも短くなることにより、セルアレイにおいてビットラインの寄生容量を減少させられ、動作速度を改善し得る。 - 特許庁

A second comparator 10 compares data, which is output from the memory cell to the bit line, with a second search data by activating the word line.例文帳に追加

第２の比較器１０は、ワード線を活性化することによって、メモリセルからビット線に出力されるデータと、第２の検索データとを比較する。 - 特許庁

Therefore, data from a repair-cell is outputted through only the global input/output line GIO being an input/output line of the DQ region side.例文帳に追加

従って、リペアセルからのデータは、ＤＱ０領域側の入出力ラインであるグローバル入出力ラインＧＩ０のみを通じて出力される。 - 特許庁

Moreover, the bit line is precharged without connecting any extra load to the bit line, and hence a reduction in operation speed of the memory cell is prevented.例文帳に追加

さらに、ビット線に余分な負荷を接続することなくビット線をプリチャージできるため、メモリセルの動作速度が遅くなることを防止できる。 - 特許庁

A cell in which a failure occurs is saved by using a ground line or an operating voltage line located in the ROM memory device depending on a failure kind type.例文帳に追加

不良類型によって不良が発生したセルをＲＯＭメモリ装置内にある接地線または動作電圧線を使用して救済する。 - 特許庁

The size in the line direction of a memory region which does not have a through hole is shortened by the size in the line direction of the memory cell region having a through hole.例文帳に追加

スルーホールを有さないメモリセル領域の行方向のサイズを、スルーホールを有するメモリセル領域の行方向のサイズより短くする。 - 特許庁

To generate an appropriate sense amplifier activating timing signal by a dummy cell and to prolong a wiring lifetime of a dummy word line and a dummy bit line.例文帳に追加

ダミーセルにより適切なセンスアンプ活性化タイミング信号を発生するとともにダミーワード線及びダミービット線の配線寿命を延長する。 - 特許庁

A first comparator 9 compares data, which is output from a memory cell to a bit line, with a first search data by activating a word line.例文帳に追加

第１の比較器９は、ワード線を活性化することによって、メモリセルからビット線に出力されるデータと、第１の検索データとを比較する。 - 特許庁

To provide a semiconductor storage device which can reduce leakage current flowing into a memory cell from a bit line due to precharge of the bit line.例文帳に追加

ビット線のプリチャージによってビット線からメモリセルに流れ込むリーク電流を削減することができる半導体記憶装置を提供する。 - 特許庁

The semiconductor memory apparatus includes a unit cell constituted of a transistor of which the body is floating and a capacitor for storing electric charges; a word line for activating the unit cell; and a bit line for transmitting data to the unit cell.例文帳に追加

本発明の一実施形態に係る半導体記憶装置は、ボディーがフローティングされたトランジスタと電荷を格納するためのキャパシタで構成された単位セル、単位セルを活性化するためのワードライン、及び単位セルにデータを伝達するビットラインを含む。 - 特許庁

In a phase change memory cell MC, a write voltage is transmitted from a write voltage generation circuit 24 to a bit line BL to which a selection memory cell MC is connected, and then a word line WL is driven to a selection state to supply a write current to the memory cell.例文帳に追加

相変化メモリセル（ＭＣ）において、選択メモリセル（ＭＣ）が接続されるビット線（ＢＬ）に、書込電圧を書込電圧発生回路（２４）から伝達した後、ワード線（ＷＬ）を選択状態へ駆動し、書込電流をメモリセルに供給する。 - 特許庁

The solar power generation system includes a power-extraction-use main line which connects a plurality of solar cell strings in parallel, a plurality of branching lines which connect the solar cell strings to the main line, and the overcurrent protection devices which are connected between the branching lines and the solar cell strings.例文帳に追加

複数の太陽電池ストリングを並列接続する電力取出し用幹線と、前記幹線に太陽電池ストリングを接続する複数の分岐線と、前記分岐線と太陽電池ストリングの間に接続する過電流保護装置とを備える。 - 特許庁

A memory cell is constituted of a memory cell transistor and a ferroelectric capacitor, the first electrode of the ferroelectric capacitor is connected to a bit line through the memory cell transistor, and the second electrode of the ferroelectric capacitor is connected to a plate line.例文帳に追加

メモリセルは、メモリセルトランジスタと強誘電体キャパシタで構成され、強誘電体キャパシタの第１の電極は、メモリセルトランジスタを介して、ビット線に接続され、前記強誘電体キャパシタの第２の電極はプレート線に接続されている。 - 特許庁

The write voltage generation circuit 24 and the bit line are separated from each other, a bit line voltage is set to a voltage level according to the resistance state of the memory cell, and then the word line is driven to a nonselection state.例文帳に追加

書込電圧発生回路（２４）とビット線とを分離し、ビット線電圧をメモリセルの抵抗状態に応じた電圧レベルに設定した後、ワード線を非選択状態へ駆動する。 - 特許庁

When a memory cell outputs a stored value to a bit line, the read-out margin can be increased by connecting an internal capacitor to a bit line and increasing capacitance of the bit line.例文帳に追加

メモリセルがビット線に記憶値を出力する際には、内部キャパシタとビット線とを接続してビット線のキャパシタンスを大きくすることにより、読み出しマージンを大きくすることができる。 - 特許庁

Then, data on a memory cell on one word line (sense amplifier) is read out to a global data line pair GIOP, and the read-out data is transferred to a rearrangement data line pair GRAP through a transfer circuit XFR.例文帳に追加

次いで、一方のワード線（センスアンプ）のメモリセルのデータを、グローバルデータ線対ＧＩＯＰに読出した後、転送回路ＸＦＲを介して再配置データ線対ＧＲＡＰに伝達する。 - 特許庁

Only in such a memory cell 3 for test, the floating gate 18 is connected in the direction of a bit line by a ground gate line 10, the ground gate line 10 is grounded at its end part.例文帳に追加

このようなテスト用のメモリセル３においてのみ、フローティングゲート１８が接地ゲート線１０によってビット線方向に接続され、接地ゲート線１０はその端部で接地されている。 - 特許庁

When it is determined that the real bit line to be connected to a real memory cell is easily short-circuited to an adjacent circuit element, the dummy bit line is connected to a voltage line to be supplied to the circuit element.例文帳に追加

リアルメモリセルに接続されるリアルビット線が、隣接する回路要素とショートしやすいことが判明した場合、ダミービット線は、その回路要素に供給される電圧線に接続される。 - 特許庁

An illustrative unit cell of a nonvolatile memory, such as a phase change random access memory (PRAM), is linked to an address line, and a data line and includes a MOS transistor that receives application of a voltage from the data line.例文帳に追加

相変化ランドムアクセスメモリ（ＰＲＡＭ）のような不揮発性メモリの例示的な単位セルはアドレスラインとデータラインに連結され、データラインから電圧の印加を受けるＭＯＳトランジスタを含む。 - 特許庁

The bit line potential control circuit 7 controls the reference bit line /RBL to a voltage level different from the voltage level of the bit line /BLi during the operation of reading data from the memory cell 21.例文帳に追加

ビット線電位制御回路７は、メモリセル２１からデータを読み出す読み出し動作時に、リファレンスビット線／ＲＢＬをビット線／ＢＬｉの電圧レベルと異なる電圧レベルに制御する。 - 特許庁

However, as a sub-bit line SBLL-0 is separated electrically from a sub-bit line SBLL-1 for dummy cell, a lock bit can be accurately read out even when a dummy cell is made an over-erasion state.例文帳に追加

ただし、サブビット線ＳＢＬＬ−０とダミーセル用のサブビット線ＳＢＬＬ−１とは電気的に分離されているため、ダミーセルが過消去状態になった場合にも、ロックビットを正確に読出すことができる。 - 特許庁

To prevent connection strength degradation of a conductive adhesive film of one battery cell connected by a tub line in a process for adhering the tub line to another battery cell by the conductive adhesive film.例文帳に追加

一の電池セルへの導電性接着フィルムによるタブ線の接着工程において、当該タブ線によって接続される他の電池セルの導電性接着フィルムの接続強度低下を防ぐ。 - 特許庁

During a reading operation, the cell voltage of an L bit line for outputting L data of the bit lines BL and XBL are made lower than the cell voltage Vcc of a side for outputting H data in conjunction with a reduction in potential of the L bit line.例文帳に追加

読出し動作時には、ビット線BL，XBL のＬデータを出力するＬビット線のセル電圧を、Ｌビット線の電位低下に連動して、Ｈデータを出力する側のセル電圧Ｖccよりも低下させる。 - 特許庁

Refreshment is not performed in a memory cell selected by a word line of the (n+1)th row until refreshment in a memory cell selected by a word line of the (n)th row is performed in all block 22.例文帳に追加

第ｎ行のワード線により選択されるメモリセルにおけるリフレッシュが、全てのブロック２２で行われるまで、第ｎ＋１行のワード線により選択されるメモリセルにおいて、リフレッシュが行われない。 - 特許庁

Then, a power line length until a noise generated from the clock unit cell is inputted to the logical unit cell becomes long, so a noise restricting effect caused by resistance and capacitance of the power line becomes large.例文帳に追加

クロックユニットセルから出力されたノイズが論理ユニットセルに入力されるまでの電源配線距離が長くなり、したがって、この電源配線の抵抗や容量によるノイズ抑制効果が大きくなる。 - 特許庁

To provide a NAND type flash memory device having a multi-plane structure, capable of simultaneously copyback-programming a cell connected to an even bit line and a memory cell connected to an odd bit line within one page.例文帳に追加

一つのページ内のイブンビットラインに接続されたセルとオッドビットラインに連結されたメモリセルとを同時にコピーバックプログラムすることが可能な、マルチプレーン構造を有するＮＡＮＤ型フラッシュメモリ装置の提供。 - 特許庁

To provide a sticking device of a tab line for a solar cell capable of sticking the tab line at a low cost without giving any damage to a solar cell panel with a large warpage (curve), and a sticking method of the same.例文帳に追加

大きなそり（湾曲）を持つ太陽電池パネルにダメージを与えることなく、安価にタブ線を貼り可能な太陽電池用タブ線の貼付装置及びその貼付方法を提供する。 - 特許庁

A template management means 110 holds and manages, as a template, specified ruled line information and cell information out of ruled line information and cell information for forming given tables.例文帳に追加

ひな型管理手段１１０は、所定の表を形成する罫線情報及びセルに関する情報のうち、指定された罫線情報及びセルに関する情報をひな型として保持し管理する。 - 特許庁

An odd-numbered memory cell among memory cells arranged in the column direction is connected to the bit line 36 via a switch 21, and an even-numbered memory cell is connected to the bit line 35 via the switch 21.例文帳に追加

列方向に配列されるメモリセルのうち奇数番目のメモリセルはスイッチ２１を介してビット線３６に接続され、その偶数番目のメモリセルはスイッチ２１を介してビット線３５に接続されている。 - 特許庁

A cell transmission line managing part 17 decides the increase or decrease of virtual lines for each horizontal scanning line according to the variety of the cells to be transmitted, and a cell assignment controlling part 20 assigns and transmits the cells to the virtual lines.例文帳に追加

セル送出回線管理部１７は、送信するセルの多寡に応じて水平走査線毎に仮想回線の増減を決定し、セル振り分け制御部２０はセルを仮想回線に振り分けて送信する。 - 特許庁

In writing data, the cell power supply line is floated according to a bit line potential of a selected column, its voltage level is changed, latch capability of a selected memory cell is reduced, and data is written at high speed.例文帳に追加

データ書込時、選択列のビット線電位に従ってセル電源線をフローティング状態として、その電圧レベルを変更し、選択されたメモリセルのラッチ能力を低減して、高速でデータを書込む。 - 特許庁

The variable resistance memory device has bit lines BL, a plurality of plate lines PL, and a memory cell in which a variable cell resistance Rcell and an access transistor AT are connected in series between a corresponding plate line PL and a corresponding bit line BL.例文帳に追加

ビット線ＢＬと、複数のプレート線ＰＬと、可変セル抵抗ＲcellとアクセストランジスタＡＴを、対応するプレート線ＰＬとビット線ＢＬとの間に直列接続させているメモリセルを有する。 - 特許庁

A mark 20 for specifying a memory cell position is formed on the memory cell arranged near an intersection point of a word line 9 and a bit line 11 arrayed into a matrix shape.例文帳に追加

マトリックス状に配列されたワード線９とビット線１１との交点近傍に配列されるメモリセル上に、当該メモリセル位置を特定するためのマーク２０が形成されていることを特徴とする。 - 特許庁

The bit line is arranged in an wiring layer above a wiring layer in which the word lines are arranged, and connected to a part of memory cell, to apply a signal read out of the selected memory cell by the word line.例文帳に追加

ビット線は、ワード線の配置された配線層よりも上配線層に配置され、一部のメモリセルに接続され、ワード線によって選択されたメモリセルから読み出された信号が印加される。 - 特許庁

In a write operation, the bit line precharge circuit 120 controls the potential of a low-data holding power supply of a memory cell corresponding to a selected bit line to be higher than that of a low-data holding power supply of a memory cell corresponding to an unselected bit line.例文帳に追加

そして、書き込み動作時に、ビット線プリチャージ回路１２０によって、選択されたビット線に対応したメモリセルのローデータ保持電源の電位を、非選択のビット線に対応したメモリセルのローデータ保持電源よりも高い電位に制御する。 - 特許庁

To reduce crosstalk noise by reducing the inter-line capacitance at a crowded cell part where insertion of a buffer cell is difficult, e.g. the periphery of a hard macro block, or a crowded line part where enlargement of line interval is difficult.例文帳に追加

ハードマクロブロックの周辺のようにバッファセル等を挿入することが困難なセル混雑部分や、隣接配線の間隔を広げることが困難な配線混雑部分での、隣接配線間容量値を削減してクロストークノイズを低減させる。 - 特許庁

When one gate line 26 is activated, every other cell 22 of one row can be driven by a corresponding signal line, and simultaneously, every other cell 22 alternating with the cells of an adjacent row can be driven by a corresponding signal line.例文帳に追加

１本のゲート線２６がアクティブにされると、１つの行の１つおきのセル２２を、対応する信号線によって駆動することができ、それと同時に、隣の行の互い違いの１つおきのセル２２を、対応する信号線によって駆動することができる。 - 特許庁

During data reading, the source line potential of the selected row is changed, a differential potential is generated in the pair of a selected bit line (BLa) with which the selected memory cell is connected and a reference bit line (BLb) with which the dummy cell is connected, and the differential potential is detected to read data.例文帳に追加

データ読出時、選択列のソース線電位を変化させ、選択メモリセルが接続する選択ビット線（ＢＬａ）およびダミーセルが接続するリファレンスビット線（ＢＬｂ）の対に差動電位が生じ、この差動電位を検出してデータ読出を行なう。 - 特許庁

The reading device includes line sensors in two rows, a first cell having an optical system for focusing an object image on imaging elements of the line sensors in one row, and a second cell for focusing an object image on imaging elements of the line sensors in the other row.例文帳に追加

読取装置は、２列のラインセンサと、一方の列のラインセンサの撮像素子に被写体像を結像させる光学系を有する第１のセルと、他方の列のラインセンサの撮像素子を結像させる光学系を有する第２のセルとを備える。 - 特許庁

To provide a cell delay discard buffer device and a method for correcting cell delay discard control for preventing a problem that a cell to be transmitted is discarded from occurring even when the interval input of cell flow or the like to a cell buffer is not guaranteed in the cell delay discard buffer device after exchange processing of input cell flow to one line from a plurality of lines.例文帳に追加

複数方路から１方路への入力セル流交換処理後のセル遅延廃棄バッファ装置において、セルバッファヘのセル流等間隔入力が保証されない場合であっても、透過すべきセルが廃棄される不具合が発生しないようにしたセル遅延廃棄バッファ装置およびセル遅延廃棄制御の補正方法を提供する - 特許庁

Generally, there is common general knowledge that it is difficult to obtain a specific mutant cell line intentionally during the cell culture since the mutation in a genome of a cell occurs randomly during the cell culture. 例文帳に追加

一般に、細胞の培養中に細胞のゲノムに生じる突然変異は、ランダムに生じるものであるので、特定の突然変異細胞株を、細胞培養中に意図的に取得することは困難であるとの技術常識がある。 - 特許庁

A method for treating or protecting against melanoma that comprises (a) obtaining a melanoma cell line that expresses one or more shared immunodominant melanoma antigens, (b) modifying the melanoma cell line to render it capable of producing an increased level of a citokyne relative to the unmodified cell line, and (c) administering the melanoma cell line to a mammalian host that has melanoma or is at risk for developing melanoma.例文帳に追加

(a) １または２以上の免疫優性な共有黒色腫抗原を発現する黒色腫細胞株を取得し、 (b) 未改変黒色腫細胞株に比べてサイトカインの産生レベルが増加し得るように該黒色腫細胞株を改変し、(c) 黒色腫を有するかあるいは黒色腫が発生する危険のある哺乳動物宿主に該黒色腫細胞株を投与することを含む、黒色腫の治療または予防方法。 - 特許庁