「Clock In」に関連した英語例文の一覧と使い方(46ページ目) - Weblio英語例文検索

The time base of an electronic program is shown as character displays which change in form with time, such as in analog clock type.例文帳に追加

電子番組表の時間軸の表示をアナログ時計形式などの時間とともに態様が変化するキャラクタ表示とした。 - 特許庁

The first flipflop is disposed at a position nearest to a scan-in side in the group of flipflops working based on the same clock signal.例文帳に追加

第１フリップフロップは、同一のクロック信号によって動作するフリップフロップ群において最もスキャンイン側に配置される。 - 特許庁

To provide a low skew clock distribution circuit in which the number of pins in an LSI is decreased and a chip area is reduced.例文帳に追加

ＬＳＩのピン数の低減とチップ面積の縮小とを実現することができる低スキュークロック分配回路を提供する。 - 特許庁

A logic cell included in each clock circuit may be constituted with transistors including the diffusing regions which are uniformed in the rectangular shape.例文帳に追加

各クロック回路に含まれる論理セルを、矩形状に統一された拡散領域を有するトランジスタによって構成してもよい。 - 特許庁

To provide a data receiving circuit in which a low speed transmission signal can be prevented from being interrupted upon occurrence of a trouble in the master clock.例文帳に追加

マスタークロックの障害発生時の低速伝送信号断を回避することができるデータ受信回路を提供する。 - 特許庁

This data is transferred by a plurality of bit in a parallel state in synchronization with a clock signal to a controller section 5.例文帳に追加

そのデータは、リードチャネル部４から、コントローラ部５に対してクロック信号に同期してパラレル状態の複数ビットで転送される。 - 特許庁

A signal in which a signal level is discretely acquired according to a predetermined sampling clock is input in the peak level detector 11.例文帳に追加

ピークレベル検出器１１には、所定のサンプリングクロックに従って離散的に信号レベルが取得された信号が入力される。 - 特許庁

To determine the arrival time of reply packet from a receiving end terminal in higher accuracy than that of a sampling clock in digital processing.例文帳に追加

受信先端末からの返信パケットの到着時刻をディジタル処理におけるサンプリング・クロックよりも高い精度で判別する。 - 特許庁

The control circuit 31 transmits a radio signal in only a specific day or a specific time band in accordance with a clock (calendar) function part 35.例文帳に追加

制御回路３１は、時計（カレンダ）機能部３５に従って、特定の日付、あるいは時間帯にのみ、無線信号を送信する。 - 特許庁

In a single clock cycle, the code lengths of contiguous multiplexed variable length decoding code words embedded in a bit stream are decoded.例文帳に追加

単独のクロックサイクル内で、ビットストリーム中に埋め込まれた多重の隣接する可変長復号コード語のコード長を復号する。 - 特許庁

In the delay test circuit 10, an input clock signal 20 is input which is generated in the interior of the semiconductor integrated circuit.例文帳に追加

ディレイテスト回路１０には、当該半導体集積回路の内部で生成された入力クロック信号２０が入力される。 - 特許庁

To separate composite signals (NTSC and PAL) in signals Y, C in a plurality of broadcasting systems, using a single-clock generator.例文帳に追加

複数の放送方式によるコンポジット信号（ＮＴＳＣおよびＰＡＬ）を、単一のクロック発生部を用いてＹＣ分離を行う。 - 特許庁

To provide an alarm clock system in a vehicle simply set and accurately operated in a start demand position.例文帳に追加

設定が簡単で、起動要求位置で正確に動作するようにした車両内目覚しシステムを提供することを目的とする。 - 特許庁

To provide an integrated circuit capable of testing efficiently a memory block, in an actually operated clock frequency, in a short time.例文帳に追加

実動作のクロック周波数でのメモリブロックのテストを短時間で効率よく実行することができる集積回路を提供する。 - 特許庁

where it was throned above the chimney with a cuckoo clock in oak and a Calvary in wax. 例文帳に追加

その松の板は、暖炉だなの上に、カシの木でできたカッコウ時計やろうでできたキリストの十字架像と一緒に並べられていました。 - Ouida『フランダースの犬』

To provide a game device etc. suitable for preventing fraudulent alteration of a clock time which shifts setting of a clock date and time stored in the game device from an actual date and time in a game wherein a date and time within a game advances in conjunction with the actual date and time by using a calendar function and a clock function incorporated in the game device.例文帳に追加

ゲーム装置に内蔵されたカレンダー機能および時計機能を利用することにより、現実の日時に連動してゲーム内の日時が進行するゲームにおいて、当該ゲーム装置に記憶される時計の日時の設定を現実の日時からずらす不正な時計時刻の改ざんを防止するのに好適なゲーム装置等を提供する。 - 特許庁

A level display device which displays the level of input signals by means of a plurality of display segments is provided with a sampling means which samples the input signals in accordance with a first clock and a control means which is constituted to display the level of the input signals in the display segments in accordance with a second clock which is lower in frequency than the first clock.例文帳に追加

複数の表示セグメントによって入力信号のレベルを表示させるレベル表示装置において、入力信号を第１のクロックにしたがってサンプリングするサンプリング手段と、前記第１のクロックより低い周波数の第２のクロックにしたがって前記表示セグメントに表示するようにした制御手段とを備えたレベル表示装置。 - 特許庁

To provide a clock regenerating device which regenerates a clock of stable frequency by suppressing jitters, the frequency converging in a short time even having a large deviation from a target frequency.例文帳に追加

ジッタを抑制して安定した周波数のクロックを再生し、かつ、目標とする周波数との乖離が大きい場合でも短時間で収束するクロック再生装置を提供する。 - 特許庁

For shifting the timing in such a case, a means 12 which inverts the clock signal of the frequency division ratio control circuit 7 and a means 13 which selects whether the clock signal is inverted or not are provided.例文帳に追加

このような場合にタイミングをずらすために、分周比制御回路７のクロック信号を反転させる手段12と、クロック信号の反転と非反転を選択する手段13とを設ける。 - 特許庁

Then the main controller 14 captures clock information generated by an RTC (Real Time Clock) 161 in the reception monitoring unit 16, and sets it to an RTC 141 to start the RTC 141.例文帳に追加

すると主制御装置１４は、受信監視装置１６内のＲＴＣ１６１が生成する時計情報を取り込んでＲＴＣ１４１にセットして当該ＲＴＣ１４１を起動する。 - 特許庁

A digital clock 2 installed at the center of a device is operated in conjunction with generation of the seal, so that the year, month, date, and time on a screen of the clock is output as a seal at the point when a button is pressed.例文帳に追加

機器の中央に設置されているテジタル時計２とシ−ル作成を連動させ、ボタンを押した時点で時計画面上の年月日時刻がシ−ルとして出てくるようにする。 - 特許庁

A write counter 1 generates a write address 10 of the FIFO synchronously with a write clock 7 and a read counter 2 generates a read address 14 of the FIFO synchronously with a read clock 9 in a form of gray codes respectively.例文帳に追加

ライトカウンタ１はライトクロック７に同期してＦＩＦＯのライトアドレス１０を、リードカウンタ２はリードクロック９に同期してＦＩＦＯのリードアドレス１４をそれぞれグレイコードで生成する。 - 特許庁

The output control circuit is designed to control switching of the output circuit to be stopped in response to a signal which is different from what is to be outputted by the clock detecting circuit at the time when the clock is normal.例文帳に追加

出力制御回路は、クロック検出回路が出力するクロック正常時と異なる信号に応じて、前記出力回路のスイッチングを停止させるように制御する。 - 特許庁

To provide a PLL circuit that can output a line lock clock signal with a very high multiple number synchronously with a horizontal synchronizing signal in a system such as a TV or a VTR without deteriorating the quality of the clock signal such as jitter.例文帳に追加

ＴＶやＶＴＲなどのシステムにおいて、水平同期信号に同期した非常に高い逓倍数のラインロッククロック信号を、ジッタなどのクロック品質を劣化させずに出力させる。 - 特許庁

Also, the clock signals (CLK1) are frequency-divided in a frequency divider 32 and the clock signals (CLK2) corresponding to the control speed of the endless phase shifter 220 are generated and sent out to the control circuit 320.例文帳に追加

また、クロック信号（ＣＬＫ１）を分周器３２にて分周し、無限移相器２２０の制御速度に対応したクロック信号（ＣＬＫ２）を生成し、制御回路３２０に送出する。 - 特許庁

The first control unit generates, using a timer driven by the built-in clock oscillator of the first control unit, a pulse signal corresponding to a predetermined clock rate and outputs the pulse signal to the second control unit.例文帳に追加

また、第１制御部は、予め定められたクロック数に応じたパルス信号を自身の内蔵クロック発振器を用いて駆動するタイマを用いて生成し、第２制御部へ出力する。 - 特許庁

At this time, a main side communication module 200 makes a clock source set in the module a reference clock, and makes data of each color of Y, M, C and K one serial signal by time division multiplexing.例文帳に追加

このとき、メイン側通信モジュール２００は、当該モジュールに設けられたクロック源を基準クロックとするとともに、ＹＭＣＫ各色のデータを時分割多重化し一のシリアル信号とする。 - 特許庁

To enable a microcomputer to automatically shift to normal operation at the time when the oscillation of a clock signal is returned in the microcomputer that is reset at the time when the oscillation of the clock signal stops.例文帳に追加

クロック信号の発振停止時にリセットされるマイクロコンピュータにおいて、クロック信号の発振復帰時において自動的に正常動作へ移行することができるようにする。 - 特許庁

Signal processing is also conducted in a same way by a second frequency divider circuit 213, a second clock selection circuit 214, a third frequency divider circuit 215, and a final stage clock selection circuit 204.例文帳に追加

以下同様にして第２の分周回路２１３、第２のクロック選択回路２１４、第３の分周回路２１５および最終段クロック選択回路２０４で信号処理が行われる。 - 特許庁

A frequency detection circuit (322) monitors a clock signal and makes a voltage regulator (320) lower the voltage to be supplied to the integrated circuit in response to the lowered clock frequency.例文帳に追加

周波数検出回路（３２２）がクロック信号を監視して、電圧調整器（３２０）に、減少したクロック周波数に反応して集積回路の供給される電圧を下げさせる。 - 特許庁

The integrated circuit (1) which receives the external clock signal (CK-ext) is controlled in clocking internally and the random clock signal (CK-al) which is generated internally is used additionally.例文帳に追加

本発明の方法によると、外部クロック信号（ＣＫ-ext）を受信する集積回路（１）が内部的に刻時制御され、内部的に発生されるランダムクロック信号（ＣＫ-al）が付加的に用いられる。 - 特許庁

To secure a high reliability by completely synchronizing a clock signal and a data signal output supplied to a slave station with each other in the case of accelerating the clock signal and the data signal output.例文帳に追加

クロック信号、データ信号出力を高速化した場合にも、子局に供給されるクロック信号、データ信号出力を完全に同期化し、高い信頼性を確保する。 - 特許庁

To provide an asynchronous successive approximation type AD converter capable of adjusting a delay amount for determining a cycle of an operation clock in a simple circuit and internally generating a sampling clock.例文帳に追加

動作クロックの周期を定める遅延量を単純な回路で調整でき且つサンプリングクロックを内部生成可能な非同期式の逐次比較型ＡＤ変換器を提供する。 - 特許庁

A data receiving means 1d receives reception data to be transmitted from the data transmitting means 2c of the communication equipment 2, in synchronization with the transmission clock to be transmitted from the clock transmitting means 1a.例文帳に追加

データ受信手段１ｄは、クロック送信手段１ａが送信する送信クロックに同期して、通信装置２のデータ送信手段２ｃから送信される受信データを受信する。 - 特許庁

The selected voltage is applied to the well of a CMOS transistor in clock timing adjustment circuits CTA1-CTA3, whereby the delay time of timing of a clock inputted is adjusted.例文帳に追加

クロックタイミング調整回路ＣＴＡ１〜ＣＴＡ３におけるＣＭＯＳトランジスタのウエルに選択された電圧を印加することで、入力されるクロックのタイミングの遅延時間を調整する。 - 特許庁

Delay elements 31 to 33 are inserted in the line of the clock signals CLK to prevent all the boosting circuit units from being activated by one-time clock signal CLK.例文帳に追加

クロック信号ＣＬＫのラインには遅延素子３１〜３３が挿入され、一度のクロック信号ＣＬＫによって全ての昇圧回路単位が同時に活性化しないようになっている。 - 特許庁

A clock is corrected in response to data amounts of the sound buffer 2 and a dummy data buffer 8, and the regenerating part 4 regenerates the sound data output from the buffer 2 based on the clock.例文帳に追加

また、音声バッファ２やダミーデータバッファ８のデータ量に応じてクロックを補正し、音声再生部４はこのクロックに基づいて音声バッファ２から出力される音声データを再生する。 - 特許庁

Wherein, a phase difference to be an amount of delay or advancement between the clock signal and the output clock signal is changed according to timewise variation in magnitude of a power supply voltage of the digital circuit.例文帳に追加

クロック信号と出力クロック信号の間の遅延量あるいは進み量である位相差を、デジタル回路の電源電圧の大きさの時間的変動に応じて変化させる。 - 特許庁

Second correction circuits 20, 21, 23 detect a delay time of a clock signal supplied from the input buffer circuit 11, and output a clock signal in which a delay time is corrected.例文帳に追加

第２の補正回路２０、２１，２３は、入力バッファ回路１１から供給されるクロック信号の遅延時間を検出し、遅延時間が補正されたクロック信号を出力する。 - 特許庁

A frame adjustment section 31 reads the code series stored in the frame storage section 30 to convert the bit rate according to the clock signal generated by a clock signal generating section 10.例文帳に追加

フレーム調整部３１は、クロック信号生成部１０が生成したクロック信号に従って、フレーム格納部３０が格納する符号系列を読み出してビットレートを変換する。 - 特許庁

In a method for distributing the signal to the respective flip-flop, the clock signal to be inputted to the flip-flop on a transmission side is delayed compared with the clock signal to be inputted to the flip-flop on a reception side.例文帳に追加

各フリップ・フロップに分配する方法は、送信側フリップ・フロップに入力するクロック信号を、受信側フリップ・フロップに入力するクロック信号よりも、遅れた信号とする。 - 特許庁

To provide a clock system of a parent-and-child type capable of restricting increase on the number of parts and costs, enabling clock adjusting work to be conducted in a short time, and improving water-proofing performance.例文帳に追加

親子式の時計システムにおいて、部品点数やコストの増加を抑えることができ、時刻合わせ作業を短時間で行え、防水性能も向上できる時計システムを提供すること。 - 特許庁

A test signal given to the integrated memory is varied in synchronization with a test clock signal, an invalid state is set by a control signal being not synchronizing with this test clock signal, and given to the memory (3).例文帳に追加

混載メモリへ与えられるテスト信号をテストクロック信号に同期して変化させかつこのテストクロック信号と非同期の制御信号で無効状態を設定し、メモリ（３）へ与える。 - 特許庁

To provide a radio-controlled clock capable of utilizing as a clock, even if it does not of succeed in wave reception, and of resolving a hand shift due to time adjustment operation by the crown.例文帳に追加

電波受信に成功しなくても時計として利用できるとともに、竜頭による時刻合わせ操作による針ずれを解消することができる電波修正時計を提供すること。 - 特許庁

A clock transferring circuit includes a write counter 2 which increments synchronously with a write clock CKw formed of input data Di1, and writes the input data Di1 in a buffer indicated by its incremented value Cw.例文帳に追加

書き込みカウンタ２は、入力データＤｉ１より作成された書き込みクロックＣＫｗに同期してインクリメントし、そのインクリメント値Ｃｗが示すバッファに入力データＤｉ１を書き込む。 - 特許庁