「Clock In」に関連した英語例文の一覧と使い方(47ページ目) - Weblio英語例文検索

The active periods of the clock signals CLK1-CLK3 do not overlap with one another in normal operation but the clock signals CLK2 and CLK3 are activated at the same time at the start of a frame period.例文帳に追加

通常動作において、クロック信号ＣＬＫ１〜ＣＬＫ３の活性期間は重ならないが、フレーム期間の先頭でクロック信号ＣＬＫ２，ＣＬＫ３を同時に活性化させる。 - 特許庁

First correction circuits 14, 15, 18 detect a delay time of a clock signal supplied from the input buffer circuit 11, and output a clock signal in which a delay time is corrected.例文帳に追加

第１の補正回路１４，１５，１８は、入力バッファ回路１１から供給されるクロック信号の遅延時間を検出し、遅延時間が補正されたクロック信号を出力する。 - 特許庁

When an optical disc 1 is a DVD-R/W, in a first loop A, a divided clock of an oscillating clock for a voltage-controlled oscillator 110 is frequency-synchronized with the wobble signal.例文帳に追加

光ディスク１がＤＶＤ−Ｒ／ＲＷであるときには、第１のループＡでは、電圧制御発振器１１０の発振クロックの分周クロックをウォブル信号に周波数同期させる。 - 特許庁

Furthermore, the measurement device 3 periodically measures a noise which changes periodically in synchronism with a clock received from a clock supply device 5 and obtains the frequency characteristics of the noise respectively.例文帳に追加

さらに測定装置３はクロック供給装置５から入力されるクロックに同期して、周期的に変化する雑音を周期的に測定し、雑音の周波数特性をそれぞれ求める。 - 特許庁

Thereby switching the clock frequency can be performed in both when one correction block demodulation is finished and when the correction process of one correction block using the master clock to be switched is finished.例文帳に追加

これにより、１訂正ブロック復調が終わった時と、切り換えられるマスタクロックを用いて１訂正ブロックの訂正処理が終わった時と、の両方でクロック周波数の切り換えができる。 - 特許庁

To provide a mobile terminal wherein a user easily views a clock display as required without the need for the user to make complicated operations and the clock display gets out of the way when not in need.例文帳に追加

携帯端末において、ユーザによる煩雑な操作を必要とすることなく、必要時に時計表示を見やすくするとともに、不必要時には時計表示が邪魔にならないようにする。 - 特許庁

In this case, only the number of clock cycles to be counted is changed because the number of clock cycles can be modified by replacing or reprogramming the memory.例文帳に追加

この場合に、変更しなければならないのは、カウントされるクロック・サイクルの数だけであり、これは、メモリを交換又は再度プログラムすることによって修正することができるからである。 - 特許庁

A first clock generation means 35a, 36a and 37a can generate a first synchronous clock CK1 whose phase is synchronized with that of an input signal SIG in a first frequency range.例文帳に追加

第１クロック生成手段３５ａ、３６ａ、３７ａは、入力信号ＳＩＧに対して位相同期した第１同期クロックＣＫ１を、第１周波数範囲において生成可能である。 - 特許庁

The process compensating circuit adjusts tilt of the dummy bit line responding to an internal clock generated in an external clock applied from the outside of a semiconductor memory device, and issues a sense amplifier enable-signal.例文帳に追加

プロセス補償回路は、半導体メモリ装置の外部から印加される外部クロックにより生じる内部クロックに応答してダミービットラインの傾度を調節してセンスアンプイネーブル信号を発する。 - 特許庁

To provide a clock monitoring device for monitoring if a processing circuit is supplied with a driving clock and controlling an access to the processing circuit in accordance with the monitoring result.例文帳に追加

本発明は、処理回路に駆動クロックが供給されているかを監視し、その結監視果に応じて、処理回路へのアクセスの制御を行なうクロック監視装置を提供する。 - 特許庁

To provide a semiconductor device wherein even for applications for use in cascade connection deals with the increased speed of the clock signal, without causing a phase difference between the clock signal and data.例文帳に追加

従属接続して使用する用途においても、クロック信号とデータとの間に位相差を生じることがなく、クロック信号の高速化に対応可能な半導体装置を提供すること。 - 特許庁

The clock-supply controller 621 starts the supply of the clock signal RCK_-in when the arrival of packet data is notified by an information signal Rx_-DV from a PHY 61.例文帳に追加

クロック供給制御部６２１は、ＰＨＹ６１からの通知信号Ｒｘ＿ＤＶによりパケットデータが到来したことが通知されると、クロック信号ＲＣＫ＿ｉｎの供給を開始する。 - 特許庁

The frequency of the generated reference local signal can be varied by controlling the inner multiplication number or the frequency of the higher frequency digital clock signal in the clock generator A1.例文帳に追加

上記クロック生成部Ａ１において、内部の逓倍数もしくは高周波信号のデジタルクロック信号を制御することで、基準ローカル信号の周波数を変化させることが可能である。 - 特許庁

In this case, the uppermost image transmitter 2-1 is used for a master clock supply source, which sequentially distributes the clock signal to the image transmitters 2-2, 2-3 and an image receiver 3.例文帳に追加

その際、最上流の画像送信装置２−１をマスタークロック供給源とし、これから画像送信装置２−２，２−３および画像受信装置３にクロックを順次分配する。 - 特許庁

In this layout method of a semiconductor integrated circuit, the number of stages of a logic cell, which exists on each clock path, is obtained as the property of each clock path extracted (step S402).例文帳に追加

この半導体集積回路の設計方法においては、抽出した各クロック経路の特性として、各クロック経路上に存在する論理セルの段数を求める（ステップＳ４０２）。 - 特許庁

The clock frequency of an oscillator 4 which supplies a clock signal to a counter 1 in accordance with the difference signal 10 between an analog input signal and the output signal of a D/A converter 2 is changed.例文帳に追加

アナログ入力信号とＤ／Ａ変換器２の出力信号との差信号１０に応じてカウンタ１にクロック信号を供給する発振器４のクロック周波数を変化させる。 - 特許庁

A relative phase data detecting part 4A counts a reference clock and outputs the counted value of the reference clock in rising of a rectangular wave from a limiter 1 as relative phase data.例文帳に追加

相対位相データ検出部４Ａは、基準クロックを計数するとともに、リミッタ１からの矩形波の立ち上がりにおける基準クロックの計数値を相対位相データとして出力する。 - 特許庁

A refresh controlling circuit controls the number of dynamic memory cells to be refreshed in response to the refresh request signal according to the clock cycle which is a cycle of the detected clock signal.例文帳に追加

リフレッシュ制御回路は、検出されたクロック信号の周期であるクロック周期に応じて、リフレッシュ要求信号に応答してリフレッシュするダイナミックメモリセルの数を制御する。 - 特許庁

In the laser driver IC 200 of the optical pickup 120, the dynamic clock is extracted from the data signal for writing and the internal circuits are synchronized by the extracted dynamic clock.例文帳に追加

光ピックアップ１２０のレーザドライバＩＣ２００においては、書き込み用のデータ信号から動作クロックを抽出し、この抽出した動作クロックによって内部回路の同期をとる。 - 特許庁

To provide a semiconductor memory device, capable of shortening the period for development by providing a clock synchronous DRAM in multi- bank configuration, while utilizing a clock asynchronous DRAM.例文帳に追加

クロック非同期型ＤＲＡＭを利用して、多バンク構成のクロック同期型ＤＲＡＭを実現することにより、開発期間の短縮化を可能とする半導体記憶装置を提供すること。 - 特許庁

Thus, concerning this clock generating circuit, the number of wiring assigned onto the back wiring board can be reduced and the number of frequency synchronism oscillator circuits in the clock generating package can be reduced.例文帳に追加

これにより、バックワイヤーリングボード上に割り当てる配線数の低減と、クロック生成パッケージ内の周波数同期発振器回路数の低減とが図られたクロック生成回路が実現できる。 - 特許庁

Alternately, the wiring path connecting the input terminal for the synchronous circuit cell and the mesh-structure clock wiring is formed through the wiring layers upper than the lowermost wiring layer in the mesh-structure clock wiring.例文帳に追加

あるいは、同期回路セルの入力端子とメッシュ構造クロック配線をつなぐ配線経路は、メッシュ構造クロック配線における最下位配線層より上位の配線層を経由する。 - 特許庁

To provide a communication device, in which a communication device having clock function can make a communication device having no clock function acquire and process a content on a Web server on the Internet.例文帳に追加

時計機能をもつ通信装置が時計機能をもたない通信装置にインターネット上のウェブサーバ上のコンテンツを取得させ処理させることができる通信装置を提供する。 - 特許庁

The transmission frame generating section 14 reads the code series stored in the memory 14a at a timing regulated by a clock signal outputted from a clock selection section 12 to adjust the bit rate.例文帳に追加

送信フレーム作成部１４は、メモリ１４ａに格納した符号系列をクロック選択部１２が出力するクロック信号により規定されるタイミングで読み出してビットレートを調整する。 - 特許庁

By this procedure, the phases of the frequency dividing clock pulse produced by a clock pulse signal of 512 fs coming from the digital-analog converter 11 are made to coincide in the DSP 16 and the frequency divider 29.例文帳に追加

これにより、ＤＳＰ16及び分周器29においてディジタル−アナログ変換器11からの５１２ｆｓのクロックパルス信号より生成される分周クロックパルスの位相は一致される。 - 特許庁

To achieve a system accompanying with no delay in clock transmission or no generation of electromagnetic induction noise from wiring or the like, as a system transmitting a high-frequency clock to a circuit block, including an integrated circuit.例文帳に追加

高周波のクロックを集積回路などの回路ブロックに伝達する方式として，クロックの伝達遅延や配線などからの電磁誘導ノイズの発生を伴わない方式を実現する。 - 特許庁

Data output from the data output device 200 synchronously with the clock is held in an input-stage flip flop 107 so that the data synchronizes with the clock received by the input/output cell 103.例文帳に追加

そして、データ出力装置２００がクロックに同期して出力したデータを、入力段フリップフロップ１０７によって、入出力セル１０３が受信したクロックに同期して保持する。 - 特許庁

In S6, the station name collation part calls the alarm clock start station name from the station name storage part to collate whether the alarm clock start station name accords with the present station name.例文帳に追加

Ｓ６において、駅名照合部は、駅名記憶部から目覚まし起動駅名を呼び出し、当該目覚まし起動駅名と、前記現在駅名とが一致しているかどうかを照合する。 - 特許庁

If a controller 111 becomes in an idle state of command wait, the supply of a clock CLK1 to a core logic of the controller 111 is automatically suspended by a clock control circuit 208.例文帳に追加

コントローラ１１１がコマンド待ちのアイドル状態になった場合、コントローラ１１１のコアロジックへのクロックＣＬＫ１の供給がクロック制御回路２０８によって自動的に停止される。 - 特許庁

To allow a CPU to process the communication protocol with the operation clock having a low speed several times as high as the communication rate although an operation clock having a speed several tens to several hundreds times as high as a communication rate is needed and power is comsumped when a CPU executes communication protocol processing in real time.例文帳に追加

CPUでリアルタイムに通信プロトコル処理を行った場合、通信レートに対して数十倍から数百倍動作クロックが必要になり電力を消費する。 - 特許庁

To provide a data transmitting/receiving method, etc. by which data is exactly restored by an independent clock provided on the receiving side without restoring a clock included in received data.例文帳に追加

受信データに含まれるクロックを復元することなく、受信側に備える独立のクロックによりデータを正確に復元することが可能なデータ送受信方法などを提供する。 - 特許庁

To provide a mobile communication terminal and its clock control method that reduce power consumption by stopping generating an unnecessary clock in the terminal during intermittent reception irrespective of a cell search.例文帳に追加

無線同期用に使用されるクロック系統とＣＰＵで使用されるクロック系統とが異なるため、省電力のために逓倍回路を停止することができず、電力を無駄に消費する。 - 特許庁

Data read from a register or a memory 4 is performed with a half-clock cycle, and the read data is subjected to the shift-mask in a half- clock cycle by a shift-mask circuit 3, and transmitted to a first data bus 1.例文帳に追加

レジスタ又はメモリ４のデータ読み出しを半クロックサイクルで行い、読み出したデータをシフト・マスク回路３で半クロックサイクルでシフト・マスク処理して第１のデータバス１に送る。 - 特許庁

To remove the necessity of a clock delay correction to be a design processing amount increment factor and to reduce the developing period, in the design of a logic circuit applying a gated clock design.例文帳に追加

ゲーテッドクロック設計を適用した論理回路の設計において、設計処理量増大要因となるクロック遅延補正の必要性を除去し、開発期間の低減を図る。 - 特許庁

The layout-design method comprises the steps of adjacently arranging the capacitor cell 2 between power supplies (S2), selecting the capacitor 2 at the arranged position, in response to the clock tree structure CT (S5), and replacing it by the clock driver cell 1 (S6).例文帳に追加

電源間容量セル２を隣接配置し（Ｓ２）、クロックツリー構造ＣＴに応じた配置位置の電源間容量セル２を選択して（Ｓ５）、クロックドライバセル１に置き換える（Ｓ６）。 - 特許庁

When a basic clock data updating process ends (step S203), the mode is switched to a transmission mode (step S204) and the basic clock data stored in a storing area are transmitted (step S205).例文帳に追加

基本時計データの更新処理が終了したならば（ステップＳ２０３）、送信モードに切り換え（ステップＳ２０４）、記憶エリアに格納されている基本時計データを送信する（ステップＳ２０５）。 - 特許庁

In a toggle type flip-flop circuit (TFF), each signal of an output terminal (out) and an inverse output terminal (outb) latched at latch portions 22A, 22B are converted through a clock (ck) and an inverse clock (ckb).例文帳に追加

トグル型フリップフロップ回路（TFF）は、クロックck及び反転クロックckbにより、ラッチ部２２Ａ,２２Ｂにラッチされた出力端子out及び反転出力端子outbの信号が反転する回路である。 - 特許庁

A first clock counter 4, a second clock counter 5, and a second latch 6 are connected in series, as time measuring means of inter-pulse time t for measuring an elapsed time between vehicle speed pulses.例文帳に追加

車速パルス間の経過時間を計時するパルス間時間ｔの計時手段として、第１のクロックカウンター４、第２のクロックカウンター５、第２のラッチ６が順次接続されている。 - 特許庁

To provide a clock generating circuit that reduces a noise level of unwanted radiation while suppressing expansion in circuit scale, and to provide a power supply system and a clock signal frequency changing method.例文帳に追加

回路規模の増大を抑制しつつ、不要輻射のノイズレベルを低減するクロック発生回路、電源供給システム及びクロック信号の周波数変更方法を提供すること。 - 特許庁

Concretely, in order to transmit a set of initial data values from the set of DCR registers to the set of clock registers, a control signal is expanded and then synchronized with a clock signal including the second frequency.例文帳に追加

具体的には、ＤＣＲレジスタセットからクロックレジスタセットに初期データ値セットを伝達するため、制御信号を伸張し、次いで、第２の周波数を有するクロック信号と同期をとる。 - 特許庁

The data maintenance part 20 holds data in the node NA when at least one side of the first clock signal C1 and the second clock signal C2 is set up at a second level contrary to the first level.例文帳に追加

データ保持部２０は、第１クロック信号Ｃ１と第２クロック信号Ｃ２の少なくとも一方が第１レベルと逆の第２レベルである場合に、上記ノードＮＡにおけるデータを保持する。 - 特許庁

The test data generation circuit generates test data and writes them in the memory synchronously with the reference clock and outputs write data corresponding to test data synchronously with the reference clock.例文帳に追加

テストデータ生成回路はテストデータを生成し、基準クロックに同期して前記メモリに書き込むと共に、基準クロックに同期してテストデータに対応する書き込みデータを出力する。 - 特許庁

The sub-scan direction shift register 105 actuates a piezoelectric element 60 by transmitting two pixels of the pixel data at a time to the sub-scan direction in synchronizing with a printing timing clock and a sub-scan clock.例文帳に追加

副走査方向シフトレジスタ１０５は、印字タイミングクロック及び副走査クロックに同期して、ピクセルデータを２ピクセルずつ副走査方向に転送して、圧電素子６０を駆動させる。 - 特許庁

An input terminal IN is input with a use information signal (an area A1a) showing use information of the external clock and an input signal A1 comprising the external clock (an area A1b).例文帳に追加

入力端子ＩＮには、外部クロックの使用情報を示す使用情報信号（領域Ａ１ａ）及び外部クロック（領域Ａ１ｂ）からなる入力信号Ａ１が入力される。 - 特許庁

The access can begin during the idle time of in single low-frequency dynamic frequency scaling clock cycle, and may continue during a subsequent low-frequency dynamic frequency scaling clock cycle.例文帳に追加

前記アクセスは、単一低周波ダイナミック周波数スケーリングクロックサイクルの休止時間中に開始され、連続的な低周波ダイナミック周波数スケーリングクロックサイクルの間続くことができる。 - 特許庁