「Clock In」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

The sampling circuit 4 samples a demodulated waveform, in accordance with the clock signal added by this manner.例文帳に追加

サンプリング回路４は、このようにして加算されたクロック信号に従って復調波形のサンプリングを行う。 - 特許庁

To solve the problem of unstable emission luminance in a situation where a synchronization clock signal from the outside fluctuates.例文帳に追加

外部からの同期用のクロック信号が変動する状況において、発光輝度が不安定となる。 - 特許庁

In the bypass mode, a bypass circuit 16 operates based upon a second clock according to the bypass mode.例文帳に追加

バイパスモードの場合には、第２のクロックに従い、そのバイパスモードに応じてバイパス回路１６が動作する。 - 特許庁

The demultiplexer part 44 reads out the data of the slots stored in the buffer 63 synchronously with the TS clock signal.例文帳に追加

デマルチプレクサ部４４は、TSクロック信号に同期して、バッファ６３に記憶されたスロットのデータを読み出す。 - 特許庁

The resultant output clock signal exhibits a 50/50 duty cycle in one embodiment.例文帳に追加

結果として生じる出力クロック信号は、１つの実施形態において５０／５０負荷サイクルを示す。 - 特許庁

A column address buffer circuit 300 takes in a column address from the outside synchronizing with the external clock signal.例文帳に追加

列アドレスバッファ回路３００は、前記外部クロック信号に同期して外部から列アドレス信号を取り込む。 - 特許庁

To provide a method in which an electronic clock having an altimeter mode automatically slips out of the mode.例文帳に追加

高度計モードを有する電子時計が、前記モードから自動的に抜け出す方法を提供すること。 - 特許庁

An STC reproducing unit 10 reproduces a system clock used for synchronizing processing in the MPEG decode unit 5.例文帳に追加

ＳＴＣ再生部１０は、ＭＰＥＧデコード部５での同期処理に使用されるシステムクロックを再生する。 - 特許庁

The oscillation means generates an internal clock signal pair having a complementary phase in response to the control signal.例文帳に追加

発振手段は、制御信号に応答して相補的な位相を有する内部クロック信号対を生じる。 - 特許庁

METHOD AND DEVICE FOR DETERMINING CLOCK WAVEFORM DISTORTION IN TRANSMISSION EMULATION OR MEASUREMENT例文帳に追加

伝送シミュレーション又は実測におけるクロック波形歪み判定方法及びクロック波形歪み判定装置 - 特許庁

Information for a system clock frequency is programmed in a mode register set 90 as a writing cycle mode WM.例文帳に追加

システムクロック周波数に対する情報が書き込み周期モ−ドWMとしてモ−ドレジスタセット90にプログラムされる。 - 特許庁

To provide a reset circuit capable of performing resetting even in a clock stop after synchronization.例文帳に追加

同期確立した後のクロック停止においてもリセットをかけることができるリセット回路を提供する。 - 特許庁

BYPASS TECHNIQUE OF PIXEL CLOCK GENERATING CIRCUIT AND CRT CONTROL CIRCUIT IN IMAGE CONTROL INTEGRATED CIRCUIT例文帳に追加

画像制御集積回路におけるピクセルクロック生成回路およびＣＲＴ制御回路のバイパス技術 - 特許庁

One or more programmable clock management components of an apparatus in one example are coupled with a backplane.例文帳に追加

一例では、装置の１つまたは複数のプログラマブル・クロック管理構成要素はバックプレーンと結合される。 - 特許庁

To easily perform timing adjustment between a plurality of clock domains provided in a semiconductor integrated circuit.例文帳に追加

半導体集積回路に設けられた複数のクロックドメイン間でタイミング調整を容易に行うこと。 - 特許庁

You know, getting me out in the open, hire some, uh some clock tower guy, or or have me sit on a poison needle, or something, you know?例文帳に追加

開けた場所に俺を呼び出して 時計塔の奴を雇ったり 毒針の上に座らせたりとか - 映画・海外ドラマ英語字幕翻訳辞書

There are no direct calendar clock dependent features embedded in the DSLAM Shelf, ADSL lines cards, ... 例文帳に追加

このDSLAMシェルフ, ADSL回線カード等々には, 直接内蔵時計に依存する機能は埋め込まれておりません. - コンピューター用語辞典

The timer interruption occurs after one clock cycles (512000Hz in that case) and we run the function registered to the timer IRQ. 例文帳に追加

タイマ割込みは1クロックサイクル（この場合は512kHz）の後に起こり、タイマIRQに登録されている機能を走らせる。 - コンピューター用語辞典

To provide a synchronous processing circuit capable of capturing stable video data because a horizontal synchronizing signal and a pulse for frequency-dividing a clock signal are compared only on a line for A/D conversion in a PLL circuit for generating an A/D conversion clock and a D/A conversion clock, resulting in that the timing of the A/D conversion is not in variations.例文帳に追加

A/D変換用クロック及びD/A変換用クロックを作成するPLL回路についてA/D変換するラインのみで水平同期信号とクロック信号を分周したパルスの比較を行う様にした為、A/D変換のタイミングが変動しなくなり、安定した映像データを取り込むことができる同期処理回路を提供すること。 - 特許庁

In the power consumption calculation device 20, an input part 201 determines a clock cycle by receiving input of circuit information.例文帳に追加

消費電力算出装置２００は、入力部２０１により、回路情報の入力を受け付ける。 - 特許庁

A clock control section 6 supplies a clock of predetermined frequency to digital circuits which are operative in passive mode only in a signal reception period detected by an RF level detecting circuit 11 of an RF front-end section 1 based upon an external clock OSC so that those digital circuits function in normal operation states.例文帳に追加

クロック制御部６は、ＲＦフロントエンド部１のＲＦレベル検出回路１１により検出されたＲＦ信号受信期間に限り、パッシブモードにおいて動作するディジタル回路へ、それら各ディジタル回路が通常動作状態で機能するように外部クロックＯＳＣをもとに所定周波数のクロック信号を供給する。 - 特許庁

A command decoder 11 outputs an internal command signal in synchronization with rise of a clock CK.例文帳に追加

コマンドデコード部１１は、クロックＣＫの立ち上がりに基づくタイミングで内部コマンド信号を出力する。 - 特許庁

To provide a delay clock circuit having transistor variation tolerance without inviting an increase in circuit area.例文帳に追加

回路面積の増大を招くことなく、トランジスタバラツキ耐性を持った遅延クロック回路を提供する。 - 特許庁

The read SW state is transmitted to a CPU of a lamp control section in synchronization with a clock signal.例文帳に追加

読み込まれたＳＷの状態は、クロック信号と同期してランプ制御部のＣＰＵに送信される。 - 特許庁

The CPU circuit 11 validates the final interrupt to copy time data in the memory 14 to a clock circuit.例文帳に追加

ＣＰＵ回路１１は最後の割込を有効として、メモリ１４の時刻データを時計回路に複写する。 - 特許庁

In performing a seek operation that moves the spot position of the light beam on the optical disk toward the target track in the optical disk, a frequency expected in the target track is determined, and the clock generating part is controlled so as to output a clock signal of a frequency of warping from the clock generating part.例文帳に追加

光ディスク上における光ビームのスポット位置を前記光ディスク内の目標トラックに向けて移動させるシーク動作を行うとき、目標トラックにおいて期待される周波数を決定し、そりの周波数のクロック信号をクロック発生部から出力させるようにクロック発生部を制御する。 - 特許庁

To prevent the occurrence of writing errors in a write and autoprecharge mode, while increasing the speed of the operations and the clock frequency.例文帳に追加

高速動作化、クロックの高周波数化に対し、ライト＆オートプリチャージモードでの書き込みエラーを防ぐ。 - 特許庁

the very clock had been thrown down by these fellows in their furious hunt after my mother and myself; 例文帳に追加

時計さえも母親とこの僕を怒りに任せて探すうちに、やつらが投げ飛ばしているありさまだった。 - Robert Louis Stevenson『宝島』

To obtain a FIFO memory control circuit in which disappearance of data caused by overwriting of data and double reading of the same data can be prevented by counting correctly the number of effective data in a memory when a period of a read-out clock is different from that of a write-in clock.例文帳に追加

読み出しクロックと書き込みクロックの周期が異なる場合に、メモリ内の有効データ数を正しく計数して、データの上書きによるデータ消失や同一データの２度読みを防止できるFIFOメモリ制御回路を得る。 - 特許庁

In a high-speed operation mode, the semiconductor integrated circuit generates continuous internal clocks 35 as pulse signals by controlling ON/OFF of the transistor 602 based on the internal clock 35 in addition to the signal in which a delay is given to the external clock 31.例文帳に追加

また高速動作モード時、外部クロック３１に遅延を与えた信号に加え、さらに内部クロック３５に基づいてトランジスタ６０２のオンオフを制御することにより、連続した内部クロック３５をパルス信号として生成する。 - 特許庁

To provide a method and an apparatus, for signal processing in a phase modulation-type optical fiber gyro, in which a detection clock is corrected by an optical-system clock containing phase delay information and in which a detection error is reduced.例文帳に追加

本発明は、位相遅れ情報を含む光学系出力で検波クロックを補正して検波エラーを低減した位相変調型光ファイバジャイロにおける信号処理方法及び装置を提供することを目的とする。 - 特許庁

In the ordinary operating state after pull-in setting, a clock control part 4 stops clock supply to a frame pattern detecting part 1 and a synchronism discriminating part 2 so as to inhibit these circuits from being operated at all the time in the ordinary operating state.例文帳に追加

クロック制御部４は同期引き込み後の定常動作状態にフレームパターン検出部１及び同期判定部２へのクロック供給を停止し、定常動作状態時にこれらの回路が常時動作することを禁止する。 - 特許庁

The operations of processing of image data in a CCD 1, an analog processing circuit 2, and an ADC 3 are performed by a clock which is generated in a timing generator 5 on the basis of a clock subjected to frequency modulation in a jitter generation circuit 7.例文帳に追加

ＣＣＤ１、アナログ処理回路２及びＡＤＣ３までの画像データの処理はジター発生回路７により周波数変調されたクロックに基づいてタイミングジェネレータ５で発生されたクロックによってその動作が遂行される。 - 特許庁

To provide a VSB receiver with which high speed conversion in time required until a convergence processing end in an AGC circuit and a clock reproducing circuit is made to be compatible with high performance conversion in ghost interference removal and correct clock reproduction.例文帳に追加

ＡＧＣ回路およびクロック再生回路における収束処理完了までにかかる時間の高速化と、ゴースト妨害除去の高性能化および正確なクロック再生とを、両立させたＶＳＢ受信機を提供する。 - 特許庁

To stably generate a sampling clock having a frequency that is an exponential of 2 in a frequency of an alternating current signal, in a short time.例文帳に追加

交流信号の周波数の２のべき乗倍の周波数のサンプリングクロックを短時間でしかも安定して生成する。 - 特許庁

To prevent generation of sensitivity suppression in the frequency of a channel signal in radio equipment due to the higher harmonics of a clock signal.例文帳に追加

無線装置において、クロック信号高調波に基づく、回線信号周波数における感度抑圧の発生を防止する。 - 特許庁

To provide a built-in self-inspecting circuit as well as method for measuring error in a phase lock loop(PLL) output clock signal.例文帳に追加

位相ロック・ループ（ＰＬＬ）出力クロック信号における誤差を測定する内蔵自己検査回路および方法を提供する。 - 特許庁

As a result, transistors are almost equal to each other in drive capacity, so that clock signals CLK to be transmitted are decreased in skew.例文帳に追加

この結果、トランジスタ間の駆動能力差がほとんどなくなるので、伝達されるクロック信号ＣＬＫのスキューが低減される。 - 特許庁

To provide a technology capable of improving the correction characteristic of a clock for voice in each terminal in a communication system.例文帳に追加

通信システムにおいて、各端末における音声用クロックの補正特性を向上することができる技術を提供する。 - 特許庁

To eliminate the need for a complex configuration for use in clock control, and to minimize a time lag of timing in the input/output of stream data.例文帳に追加

クロック制御のための複雑な構成を必要とせず、ストリームデータの入力・出力のタイミングの遅れを最小化する。 - 特許庁

Edited frames stored in the output buffer 115 are outputted in real time synchronously with an output clock (not shown).例文帳に追加

出力バッファ１１５に蓄えられた複数の編集済フレームは、図示しない出力クロックに同期して、リアルタイムで出力される。 - 特許庁

The control circuit selects a data signal line which is to be activated in the memory areas, in synchronization with the first clock signal.例文帳に追加

制御回路は、複数のメモリ領域においてアクティブとなるデータ信号線を、第１クロック信号に同期して選択する。 - 特許庁

To provide a vehicle diagnostic system capable of estimating a failure occurrence time even in an in-vehicle apparatus having no clock function.例文帳に追加

時計機能を持たない車載機器においても、故障発生時期を推定することが可能な車両診断装置を提供する。 - 特許庁

In yet another aspect, a strobe signal and/or a clock signal are generated in response to a detected start symbol.例文帳に追加

さらに他の側面においては、検出された開始シンボルに応答してストローブ信号及び／又はクロック信号が生成される。 - 特許庁

To suppress an effect of a frequency error in other processing when using a reference clock signal in processing other than timer.例文帳に追加

基準クロック信号などを計時以外の処理に用いる場合に周波数誤差の影響を他の処理において抑制する。 - 特許庁