「Ff」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

When the counted value reaches a set value (ff), a print timing HSYNC (HEAT-TRG) is generated.例文帳に追加

このカウント値が設定値（ｆｆ）に達したとき印字タイミングＨＳＹＮＣ（ＨＥＡＴ＿ＴＲＧ）が発生される。 - 特許庁

Any first FF is selected from among the plurality of first FFs.例文帳に追加

複数の前記第１のＦＦの中から何れかの第１のＦＦを選択する。 - 特許庁

The transistor Q1 is turned on/off according to an output Q of the flip-flop FF.例文帳に追加

トランジスタＱ１は、フリップフロップＦＦの出力Ｑに対応してオン／オフする。 - 特許庁

To provide a latch and a D type FF capable of reducing power consumption.例文帳に追加

消費電力削減を図れるラッチおよびＤ型フリップフロップを提供する。 - 特許庁

The FF 315 and 316 are simultaneously reset by a CLEAR signal.例文帳に追加

ＦＦ３１５及び３１６はＣＬＥＡＲ信号によって同時にリセットされる。 - 特許庁

A D-FF 26 applies sample and hold processing to the data D1 according to the clock CLK.例文帳に追加

Ｄ−ＦＦ２６は、クロックＣＬＫに従いデータＤ１をサンプル・ホールドする。 - 特許庁

At the time of power down, a reset signal S3 resets the FF 118 and the FF 119 after oscillation of the clock signal S1 is discontinued by writing a Low level in the FF 117 prior to power down, and then the power is turned down.例文帳に追加

電源立ち下げ時に、電源立ち下げに先立ち、ＦＦ１１７にＬｏｗレベルを書き込むことによりクロック信号Ｓ１の発振動作を停止させた後でリセット信号Ｓ３によりＦＦ１１８、１１９をリセットし、その後で電源を立ち下げる。 - 特許庁

A first EXOR circuit 7 performs an EXCLUSIVE-OR operation between output of the delay circuit and output of the S-FF, and a second EXOR 8 performs an EXCLUSIVE-OR operation between output of the S-FF and output of the second M-FF.例文帳に追加

第１のＥＸＯＲ回路７は遅延回路の出力とＳ−ＦＦの出力の排他的論理和演算を行ない、第２のＥＸＯＲ８はＳ−ＦＦの出力と第２のＭ−ＦＦの出力の排他的論理和演算を行なう。 - 特許庁

At the time of power up, a reset signal S3 sets the FF 117 and resets the FF 118 and the FF 119 up to the point of time that a circuit voltage comes to be higher than an operable level and a crystal oscillator 100 comes into stable oscillation.例文帳に追加

電源立ち上げ時に回路が動作可能な電圧以上になり且つ水晶発振子１００が安定に発振動作が行われる時点まではリセット信号Ｓ３によりＦＦ１１７をセットし且つＦＦ１１８、１１９をリセットする。 - 特許庁

Also, the circuit design device is configured to integrate the FF whose non-operation originating terminals are the same as one domain, and to execute back-trace about each of the FF integrated as a domain.例文帳に追加

また、回路設計装置は、無動作起因端子が同一となるＦＦを１つのドメインとしてドメイン化し、ドメイン化されたＦＦそれぞれについてバックトレースを実施する。 - 特許庁

D-FF1 of (n)-pieces are cascaded and an input terminal D of each D-FF is provided with a data selector 2 to control a transfer direction of an output of each D-FF.例文帳に追加

Ｄ−ＦＦ１をｎ個縦続に接続し、各Ｄ−ＦＦの出力の転送方向を制御するため、各Ｄ−ＦＦのデータ入力端Ｄにデータセレクタ２を設ける。 - 特許庁

8 bits are shifted en bloc from the FF group 12-3 to the FF group 12-0 synchronizing with a clock signal CLOCK, and data of the 0th to the third bit are successively outputted.例文帳に追加

クロック信号ＣＬＯＣＫに同期してＦＦ群１２−３からＦＦ群１２−０へ８ビットまとめてシフトしてゆき、０〜３ビット目のデータを順次出力してゆく。 - 特許庁

A clock signal resulting from delaying the received clock signal at a delay circuit 1 by 90-degrees is given to a data input (D) of a FF 2 and the FF 2 reads the clock signal at a change point of data.例文帳に追加

クロック信号を遅延回路１にて９０度遅延させたクロック信号を、ＦＦ２のデータ入力（Ｄ）として、このクロック信号をデータの変化点で読込む。 - 特許庁

A linking sheet 13 is adhered onto the FF sheets 11 and 12 on image layers 23b and 33b through thermal welding so as to extend across the edges of the FF sheets 11 and 12.例文帳に追加

そして、ＦＦシート１１、１２の縁部をまたぐように、つなぎ用シート１３が画像層２３ｂ、３３ｂ上に熱溶着によってＦＦシート１１、１２に貼り付けられる。 - 特許庁

The FF/FB controlling unit 101 judges of the compensation component of dynamic characteristics and that of static characteristics from the knowledge database 103 and switches FF control and FB control.例文帳に追加

ＦＦ／ＦＢ制御装置１０１は、知識データベース１０３によって動特性と静特性との補償分の判別を行い、ＦＦ制御とＦＢ制御とを切り替える。 - 特許庁

To attain lower noise, suppression of temperature rise and power saving in power-on of an ASIC using a clock gating-synchronous reset type synchronous FF or in standby of the ASIC using a reset terminal.例文帳に追加

クロックゲーテイングの同期リセット型同期FFを用いたＡＳＩＣのパワーオン時や、ASICのリセット端子を用いたスタンバイ時のローノイズ化、低昇温化、省電力に関する。 - 特許庁

A reset signal/RST is held by an FF 13 composing a hold circuit while synchronized with the falling of the system clock signal SCK and given as a signal SA to an FF 14a.例文帳に追加

リセット信号／ＲＳＴは、保持回路を構成するＦＦ１３にシステムクロック信号ＳＣＫの立ち下りに同期して保持され、信号ＳＡとしてＦＦ１４ａに与えられる。 - 特許庁

To obtain a semiconductor integrated circuit designing support system capable of automatically detecting an FF with reset that does not have any problem even if being replaced to an FF without reset.例文帳に追加

リセット無しＦＦに置き換えても何ら問題の生じないリセット付きＦＦを自動で検出することができる半導体集積回路設計支援システムを得る。 - 特許庁

To a FF group 12 as a head in the hard macro 10A, a clock signal CK1 is given which lags behind a clock signal CK2 to be given to a FF group 1 on an input side.例文帳に追加

ハードマクロ１０Ａ内の先頭のＦＦ群１２には、入力側のＦＦ群１に与えられるクロック信号ＣＫ２よりも遅れたクロック信号ＣＫ１が与えられる。 - 特許庁

When an enable signal WE is given to the FF 51 to 53, the internal signals SA to SC are maintained in FF 51 to 53 at the timing of rise of clock signal CK.例文帳に追加

ＦＦ５１〜５３にイネーブル信号ＷＥが与えられると、内部信号ＳＡ〜ＳＣはクロック信号ＣＫの立ち上がりのタイミングでＦＦ５１〜５３に保持される。 - 特許庁

An output D4 of the FF 109 is delayed by a cartable delay circuit 120, and an output D5 is set at an FF 110 in synchronism with the SCK, and an output D6 is outputted to another logical circuit 111.例文帳に追加

ＦＦ109の出力D4は可変遅延回路120にで遅延され信号D5となり、ＳＣＫに同期してＦＦ110にセットされ、その出力D6は他の論理回路111に出力される。 - 特許庁

A fast forward(FF) PN generator 208 loads the reference state λREF of the register 206 and generates an FF PN sequence.例文帳に追加

ローカルＰＮコード・シーケンスの状態は、ローカルＰＮコード・シーケンスから周期的に捕捉され、クロック速度がもっと速いＰＮコード・シーケンスを発生するＰＮゼネレータにより使用される。 - 特許庁

The second FF (17) fixes the output based on the second selection signal.例文帳に追加

第２フリップフロップ（１７）は、第２選択制御信号に基づいて出力を固定する。 - 特許庁

To a FF group 16 as a tail in the hard macro 10A, a clock signal CK3 is given which advances over a clock signal CK2 to be given to a FF group 4 on an output side.例文帳に追加

また、ハードマクロ１０Ａ内の後尾のＦＦ群１６には、出力側のＦＦ群４に与えられるクロック信号ＣＫ２よりも進んだクロック信号ＣＫ３が与えられる。 - 特許庁

Then a PPM signal of a channel selected by a switch 51 among PPM signals delayed by a delay circuit 38 resets the RS FF circuit 26 via a gate circuit 53 and a diode 54.例文帳に追加

その後、遅延回路３８で遅延されたPPM信号のうち、スイッチ５１で選択したチャンネルのPPM信号がゲート回路５３、ダイオード５４を介してRS FF回路２６をリセットする。 - 特許庁

The focal distance fF of the positive lens group GF and the effective diameter ΦR of a lens surface of the teleconverter nearest to an image side satisfy a condition 2.0<fF/ΦR<10.0.例文帳に追加

正レンズ群ＧＦの焦点距離ｆＦと、フロントテレコンバーターの最も像側のレンズ面の有効径ΦＲとは、２．０＜ｆＦ／ΦＲ＜１０．０の条件を満足する。 - 特許庁

A replacing FF determining means 4 determines flip-flops other than those stored in the reset requiring FF list 5 as replacement objects to flip-flops without a reset terminal.例文帳に追加

置き換えＦＦ判定手段４は、リセット必要ＦＦリスト５に記憶されている以外のフリップフロップをリセット端子無しフリップフロップへの置き換え対象と判定する。 - 特許庁

To shorten a test time by reducing the number of S-FF of a signal scan pass by half.例文帳に追加

１本のスキャンパスのＳ−ＦＦの数を半減してテスト時間を短縮する。 - 特許庁

To enhance forming function at a breakdown forming part and to drastically improve the formability of a whole base-stock plate by successively bending the center of forming load by an FF-forming method without spoiling the advantage of combination of rolls in the FF-forming method which adopts the bending method of a circular bend basically.例文帳に追加

基本的にサーキュラーベンドの曲げ方法を採用するFF成形法におけるロール兼用化の利点を損なうことなく、FF成形法の成形負荷の中心が成形機能の弱いクラスタ成形部にあることを改善し、ブレークダウン成形部で成形機能を高め、素板の全体の成形性を大きく向上させた新規なロール成形方法。 - 特許庁

A 1st flip flop(FF) for latching data and an output buffer 106 for the FF 105 are connected between the selector 104 and the data I/O terminal 110 and a 2nd FF 107 for Latching data and an output buffer 108 for the FF 107 are connected between the data I/O terminal 110 and the data alignment part 109.例文帳に追加

また、セレクタ１０４とデータ入出力端子１１０の間にデータをラッチするための第一のフリップフロップ１０５と、第一のフリップフロップ１０５の出力バッファ１０６と、データ入出力端子１１０とデータアライン部１０９の間にデータをラッチするための第二のフリップフロップ１０７と、第二のフリップフロップの出力バッファ１０８を有している。 - 特許庁

An FF 103 fetches the data signal q1 from the FF101, in parallel to the FF102.例文帳に追加

ＦＦ１０３は、ＦＦ１０２と並列に、ＦＦ１０１からデータ信号ｑ１を取り込む。 - 特許庁

At this time, FF control gain G(T) having a value changing according to the steering torque T, that is, FF control gain G(T) having a negative correlation with the steering torque T when the steering torque T is a prescribed value or more, is generated by an FF control gain operation part 33.例文帳に追加

この時、ＦＦ制御ゲイン演算部３３にて、操舵トルクＴに応じて値の変化するＦＦ制御ゲインＧ(Ｔ)、即ち操舵トルクＴが所定値以上のときには操舵トルクＴと負の相関を有するＦＦ制御ゲインＧ(Ｔ)が生成される。 - 特許庁

A T-FF 6 converts an output of the decoder 5 into a signal with a prescribed duty ratio.例文帳に追加

同デコーダ５の出力をＴ−ＦＦ６で所定のデューティ比の信号に変換する。 - 特許庁

The first FF (13) fixes the output based on the first selection control signal.例文帳に追加

第１フリップフロップ（１３）は、第１選択制御信号に基づいて出力を固定する。 - 特許庁

When the delay value coincides with count value, a comparator 16 resets the JK-FF 14.例文帳に追加

コンパレータ１６は、遅延値とカウント値とが一致するとＪＫ−ＦＦ１４をリセットする。 - 特許庁

A transition time calculating section 21 calculates a transition time in a scan out signal of a scan FF.例文帳に追加

遷移時間計算部２１は、スキャンＦＦのスキャンアウト信号の遷移時間を計算する。 - 特許庁

A control means 26 of an electronic control unit 23 of this power transmission device for a vehicle comprises: an FF duty calculation part 27; and an actuator drive means 32 for receiving the FF duty from the FF duty calculation part 27 through an adding means 31.例文帳に追加

本発明に係る車両用動力伝達装置の電子制御ユニット２３の制御手段２６は、ＦＦデューティ演算部２７とこのＦＦデューティ演算部２７からのＦＦデューティを加算手段３１を介して受けるアクチュエータ駆動手段３２とを具備する。 - 特許庁

The output signal S52 is given to a D-FF 53 synchronously with the clock signal ck.例文帳に追加

出力信号Ｓ５２は、クロック信号ｃｋに同期してＤ−ＦＦ５３に入力される。 - 特許庁

An AND circuit 3 outputs an AND between an inverting output of the FF 2 and the data signal.例文帳に追加

このＦＦ２の反転出力とデータ信号との論理積をＡＮＤ回路３で得る。 - 特許庁

The memory cell MC includes a flip-flop FF consisting of 1st and 2nd inverters 150, 152.例文帳に追加

メモリセルＭＣは、第１及び第２のインバータ１５０、１５２からなるフリップフロップＦＦを含む。 - 特許庁

Also, an FF circuit 21 transmits a selector control signal in response to the write enable signal.例文帳に追加

また、ＦＦ回路２１は、ライトイネーブル信号に応じてセレクタ制御信号を送出する。 - 特許庁

Also, the clock pulse outputted from the gated clock circuit 22 is supplied to an FF circuit 22.例文帳に追加

ゲーテッドクロック回路２２から出力したクロックパルスをＦＦ回路２１に供給する。 - 特許庁

The front face Ff of the face member f1 constitutes at least one portion of a face 10.例文帳に追加

フェース部材ｆ１の前面Ｆｆが、フェース面１０の少なくとも一部を構成している。 - 特許庁

When the FF output level is converged to the prescribed level, a correction section 154 corrects the gain control value in the correspondence table so as to bring the FF output level close to the prescribed level depending on a magnitude of a difference between the FF output level and the prescribed level.例文帳に追加

修正部１５４は、ＦＦ出力レベルが一定レベルに収束された場合には、ＦＦ出力レベルと一定レベルとの差分の大きさに応じて、ＦＦ出力レベルが一定レベルに近づくように、対応テーブル内の利得制御値を修正する。 - 特許庁

A head FF detecting means 2 detects first flip-flops connected to input ports 101, 102 of an object circuit 100 and stores the flip-flops in a reset requiring FF list 5.例文帳に追加

先頭ＦＦ検出手段２は、対象回路１００の入力ポート１０１，１０２に接続されている最初のフリップフロップを検出し、これをリセット必要ＦＦリスト５に記憶させる。 - 特許庁