「INTERPOSER」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

Consequently, the electronic circuit module 3 can be constituted without requiring any interposer substrate, so the components can be made inexpensive.例文帳に追加

これにより、インターポーザ基板を必要とすることなく電子回路モジュール３を構成することができるので、部品の低コスト化を図ることが可能となる。 - 特許庁

An increase in the dielectric constant, caused by the interposer, can improve the capacitive coupling between the mutually facing transmission pads on the IC chips.例文帳に追加

インターポーザによって生じる誘電率の増加が、集積回路チップ上の対面する通信パッド間の容量性結合を改善することが出来る。 - 特許庁

To reduce the number of wiring layers of an interposer for drawing out a wiring connected to a plurality of pads formed in a semiconductor chip.例文帳に追加

半導体チップに形成された複数のパッドと接続される配線を外部に引き出すインターポーザの配線層の層数を低減できるようにする。 - 特許庁

To provide a metal-jet metallic ball mounting method and a device for jetting molten metal to an electrode on an interposer at a fast speed, and supplying it to the electrode.例文帳に追加

インターポーザ上の電極へ溶融金属を高速で噴射し電極へ供給するメタルジェット式金属ボール搭載方法と装置を提供する。 - 特許庁

At this point, the amplitude of the semiconductor chip 26 or bonding tool 25 is measured with a flaw 32 formed on the vapor-deposited film 22 on the interposer substrate 21.例文帳に追加

このときにインターポーザ基板２１の蒸着膜２２に形成される傷３２によって半導体チップ２６あるいはボンディングツール２５の振幅の測定を行なう。 - 特許庁

This interposer 11A electrically connects the semiconductor chip 12 and the substrate 13 through vias 20 and also dissipates the heat produced in the semiconductor chip 12.例文帳に追加

このインターポーザ１１Ａは、半導体チップ１２と基板１３とをビア２０により電気的に接続すると共に、半導体チップ１２で発生した熱を放熱する。 - 特許庁

To provide a semiconductor device in the form of a chip size package which can reliably connect a semiconductor chip and an interposer substrate with a high reliability.例文帳に追加

半導体チップとインターポーザ基板との接続が確実でしかも信頼性の高いチップサイズパッケージの半導体装置を提供することを目的とする。 - 特許庁

To provide an interposer in which a capacitor dielectric film having an extremely high dielectric constant is formed without forming a through hole in a substrate and its production method.例文帳に追加

基板に貫通孔を形成することなく、比誘電率の極めて高いキャパシタ誘電体膜が形成されたインターポーザ及びその製造方法を提供する。 - 特許庁

An integrated antenna package (100) includes an interposer (110), an integrated circuit die (120), and a cap (130) that forms a cavity within the integrated antenna package (100).例文帳に追加

集積アンテナパッケージ（１００）は、インタポーザ（１１０）、集積回路ダイ（１２０）および集積アンテナパッケージ（１００）内に空洞部を形成するキャップ（１３０）を有する。 - 特許庁

The circuit module 1 of the invention comprises a multilayer wiring board 2 having a first cavity 2a and an interposer 4 on which a chip component 3 is mounted.例文帳に追加

本発明の回路モジュール１は、第１の空洞部２ａを有する多層配線板２と、チップ部品３を搭載するインターポーザ４とを備えている。 - 特許庁

The interposer 20a is mounted on each antenna 24 of an antenna-formed sheet 25 provided with a plurality of antennas 24 on a second nonconductive sheet 21.例文帳に追加

第２非導電体シート２１と、複数のアンテナ２４とを有するアンテナ形成済シート２５の各アンテナ２４上にインターポーザー２０ａを搭載する。 - 特許庁

In the mounting substrate, conductive films 16 are respectively formed on the pad electrodes 14 of an interposer 1 by electroless plating and bumps 17 are respectively formed on the films 16.例文帳に追加

インターポーザ１のパッド電極１４上に、無電解メッキにより導電膜１６を形成し、導電膜１６上にバンプ１７を形成している。 - 特許庁

The semiconductor package is characterized in that the semiconductor element and an interposer are mounted with the adhesive film.例文帳に追加

また、本発明の半導体パッケージは、半導体素子とインターポーザとが上述の接着フィルムで実装されているものであることを特徴とするものである。 - 特許庁

The passive part 102 and the semiconductor element 104 are connected with an electrode pad on the interposer 105 via bonding wires 109 and 107.例文帳に追加

受動部品１０２および半導体素子１０４は、ボンディングワイヤ１０９およびボンディングワイヤ１０７を介してインターポーザー１０５上の電極パッドと接続される。 - 特許庁

To provide a semiconductor package capable of omitting the wiring of an interposer substrate for loading a semiconductor chip and reducing a manufacture cost.例文帳に追加

半導体チップを搭載するインターポーザ基板の配線の省略化を図り、製造コストを低減することができる半導体パッケージを提供すること。 - 特許庁

To provide a sensor element mountable on a mounting substrate by the reflow soldering without using an interposer and capable of achieving miniaturization in the flat size.例文帳に追加

インターポーザを用いることなく実装基板へ半田リフローにより実装可能であり、且つ、平面サイズの小型化を図れるセンサエレメントを提供する。 - 特許庁

A resin precursor 15 for sealing is potted to cover the photoelectric conversion element 11 of an interposer substrate 10, a drive circuit 12 and a wire 13, and coated.例文帳に追加

封止用樹脂前駆体１５を、インタポーザ基板１０の光電変換素子１１と駆動回路１２及びワイヤ１３を覆う様にポッティングして塗布する。 - 特許庁

A memory IC 8 is placed on the front surface of the silicon interposer 2 and electrodes thereof are connected with the re-wiring circuit 4 with solder bumps 9, 9, 9.例文帳に追加

シリコンインターポーザー２の表面にメモリＩＣ８を載せ、その電極部をはんだバンプ９、９、９をもって前記再配線回路４に接続する。 - 特許庁

In the semiconductor device where a semiconductor chip 1 is stacked on a substrate 4, an interposer chip 3 having wirings 7 is provided in juxtaposition with the semiconductor chip 1.例文帳に追加

半導体チップ１を基板４上に積層させた半導体装置において、配線７…を有するインターポーザチップ３を、半導体チップ１と並置させる。 - 特許庁

In the semiconductor device in which semiconductor chips are stacked on a substrate 4, an interposer chip 3, having wirings 7..., is provided beneath a semiconductor chip 1.例文帳に追加

半導体チップを基板４上に積層させた半導体装置において、配線７…を有するインターポーザチップ３を、半導体チップ１の下に設ける。 - 特許庁

The usual operation and the test operation are thereby carried out without requiring the terminal 211 dedicated for the test, and the interposer substrate.例文帳に追加

このため、テスト専用の外部端子２１１やインターポーザ基板を必要とすることなく、通常動作とテスト動作とを実行するようなことができる。 - 特許庁

The semiconductor element 15 is mounted on the first surface 32 of an interposer substrate body 38 having a second surface 33 being mounted on the surface of the substrate 41.例文帳に追加

中継基板本体３８の第１面３２には半導体素子１５が実装され、第２面３３は基板４１の表面上に実装される。 - 特許庁

Further, the semiconductor package has a semiconductor element mounted on the interposer, and the method of manufacturing the interposer includes a step of forming the conductor pattern on a metal foil of the prepreg formed by bonding the metal foil to the one surface by etching and a step of forming the coating layer so as to cover at least the part of the conductor pattern.例文帳に追加

また、半導体パッケージは、上記インターポーザに半導体素子を搭載しており、インターポーザの製造方法は、片面に金属箔を接合してなるプリプレグの金属箔にエッチングにより導体パターンを形成する工程と、前記導体パターンの少なくとも一部を覆うように被覆層を形成する工程とを有する。 - 特許庁

The interposer 330 is coupled to the substrate 310 via a first plurality of electrical contacts 315 and an underfill adhesive 316 at least partially surrounding the electrical contacts 315 to bond the interposer 330 to the substrate 310, thereby reducing strain applied on the first electrical contacts 315.例文帳に追加

インターポーザ３３０は、複数の第１の導電性コンタクト３１５及びこれら第１の導電性コンタクト３１５を取り囲みインターポーザ３３０を基板３１０に接着するアンダーフィル接着剤３１６を介して基板３１０に結合され、これにより第１の導電性コンタクト３１５に加わる応力を減少する。 - 特許庁

In the flip chip connected semiconductor device, a lid and a chip capacitor are mounted, the lid has a means for connecting the capacitor electrically with ground of an interposer substrate, the chip capacitor is vertically mounted, with its one terminal connected with a power source on the interposer, and the other with the lid.例文帳に追加

フリップチップ接続タイプの半導体装置に於いて、リッドとチップコンデンサが搭載され、前記リッドはインターポーザ基板のグランドと電気的に接続する手段を有し、前記チップコンデンサは縦型に搭載し、このチップコンデンサの一端は前記インターポーザ上の電源と接続し、他方は前記リッドと電気的に接続する。 - 特許庁

Thus, since a bonding strength between the TEG chip 10 and, for example, an interposer substrate 30 does not exceed an adhesion strength between the TEG chip 10 and a peeling jig 20 in peeling inspection, bonding between the TEG chip 10 and the interposer substrate 30 can be appropriately peeled to implement the peeling inspection.例文帳に追加

これにより、引き剥がし検査において、ＴＥＧチップ１０−例えばインターポーザ基板３０間の接合強度が、ＴＥＧチップ１０−引き剥がし用ジグ２０間の接着強度を上回ることがないため、ＴＥＧチップ１０−インターポーザ基板３０間の接合を適切に引き剥がせて、引き剥がし検査を行うことができる。 - 特許庁

An attracting groove 21 is formed to the region corresponding to the external side of the circumferential area of the semiconductor element 16 of a stage 14 for the mounting and the semiconductor element 16 is mounted on the interposer substrate 11 with the anisotropic conductive film 15 while the interposer substrate 11 is attracted with this attracting groove 21.例文帳に追加

実装のためのステージ１４の半導体素子１６の周縁部の外側と対応する領域に吸引溝２１を形成しておき、この吸引溝２１によってインターポーザ基板１１を吸引しながら異方性導電膜１５によって半導体素子１６をインターポーザ基板１１上に実装する。 - 特許庁

The semiconductor device 1 comprises a mold resin 2, a semiconductor chip 3, a substrate 4, an interposer 5, an interposer 6, a metal foil 7, a metal foil 8, a plurality of connection leads 9, bonding wires 10a to 10f, connection terminals BF 1 to BF 4, ball terminals BO 1 to BO 6, and chip terminals PadC1 to PadC4.例文帳に追加

半導体装置１は、モールド樹脂２、半導体チップ３、基板４、インターポーザ５、インターポーザ６、金属箔７、金属箔８、複数の接続リード９、ボンディングワイヤ１０ａ乃至ｆ、接続端子ＢＦ１乃至４、ボール端子ＢＯ１乃至６、及びチップ端子ＰａｄＣ１乃至４から構成されている。 - 特許庁

In the semiconductor device for sealing an area between the semiconductor chip 2 and an interposer 7 by using the underfill 9, a notching section 4 having a horizontal width W_1 of 10-100 μm having a surface facing the side of an interposer 7 instead of a horizontal direction is provided at least at one portion of an end face section 3 of the semiconductor chip 2.例文帳に追加

半導体チップ２とインターポーザ７との間をアンダーフィル９で封止した半導体装置であって、半導体チップ２の端面部３の少なくとも一部に、水平方向よりもインターポーザ７側に向く面を有する水平方向の幅Ｗ_1が１０〜１００μｍの切込部４を設けたことを特徴とする。 - 特許庁

To provide an interposer that improves precision of alignment between a top-surface pattern and a reverse-surface pattern, even if a semiconductor device using an organic substrate as the interposer has a displacement between the top-surface pattern and reverse-surface pattern or a deformation of the substrate itself, and to provide a method of manufacturing the semiconductor device employing the same.例文帳に追加

有機基板をインターポーザとして用いた半導体装置において、表面パターンと裏面パターンの位置ズレや基板自体の変形があっても、表面パターンと裏面パターンの位置合わせ精度を向上させることができるインターポーザ及びそれを用いた半導体装置の製造方法を提供する。 - 特許庁

The mounting substrate 1 of the semiconductor chip comprises an interposer 4 bonded to the substrate body 3, one end of a solder material connection member 6 that penetrates through the interposer 4 and projects from its both sides connected to the substrate body 3, and the other end formed as the connection part 8 with the chip.例文帳に追加

本発明の半導体チップの実装基板１は、基板本体３に接合したインターポーザ４を有し、インターポーザ４を貫通してその両面から突出したはんだ材料の接続部材６の一端が基板本体３に接続し、他端がチップとの接続部８を形成していることを特徴とする。 - 特許庁

In the flattening method where the height of all bumps 3 is equalized by pressing a plurality of bumps 3 formed at terminals 2 of the surface of an interposer 1, the flattening is carried out by relatively moving a pressing part of the press plate 4 to press the bumps 3 for each interposer 1 so that the bumps 3 come in contact with the pressing surface within a prescribed range dispersedly.例文帳に追加

インターポーザ１表面の端子２に形成された複数のバンプ３を押圧して、すべてのバンプ３の高さを揃えるフラッタニング方法であって、所定範囲内のプレス面にバンプ３が分散して当たるように、バンプ３を押圧するプレス板４の押圧部位をインターポーザ１ごとに相対移動させてフラッタニングする。 - 特許庁

To provide a probe card provided with an interposer, capable of suppressing conduction failure between electrodes of the first substrate (main substrate) and the second substrate (sub-substrate) by thermal deformation of the interposer which occurs in high-temperature thermal test or device thermal test, improving the production yield, and shortening the production process time.例文帳に追加

高温熱試験時あるいはデバイス熱試験時に発生するインターポーザの熱変形による第１基板（メイン基板）と第２基板（サブ基板）の電極間の導通不良の発生を抑制し、しかもその製造歩留まりが向上し、製造工程時間が短くなるインターポーザを備えたプローブカードを提供する。 - 特許庁

A plurality of bump electrodes 1BB1 where the dimension in the direction across a side of an interposer board 1Bi is longer than that in the direction along the side of it are provided around the perimeter of the rear surface of the interposer board 1Bi where a semiconductor chip constituting a semiconductor device 1 of CSP type is mounted.例文帳に追加

ＣＳＰ型の半導体装置１を構成する半導体チップを実装するインターポーザ基板１Ｂｉの裏面の外周に、インターポーザ基板１Ｂｉの辺に交差する方向の寸法の方が、インターポーザ基板１Ｂｉの辺に沿う方向の寸法よりも長くしたバンプ電極１ＢＢ１を複数配置した。 - 特許庁

Consequently, each of the LSI chips can be electrically connected to another LSI chip through the silicon interposer 20 while securing electric connection with the package substrate, and the wiring pattern of the silicon interposer 20 can be made fine separately from the package substrate, thereby making intervals between the LSI chips narrow.例文帳に追加

これにより、ＬＳＩチップそれぞれは、パッケージ基板との電気的な接続を確保しつつ、他のＬＳＩチップとのシリコンインタポーザ２０を介した電気的な接続が可能であり、シリコンインタポーザ２０の配線パターンをパッケージ基板とは別に、微細パターンとすることができるため、ＬＳＩチップ間の間隔を狭めることができる。 - 特許庁

In this semiconductor device, wherein a semiconductor chip 10 is connected facedown with an interposer 20 by bumps 11 and underfills 30 are filled into gaps between the surface of the chip 10 and the interposer 20, filling materials 32 contained in the underfill 30 are coated thereon with a resilient coating material.例文帳に追加

この発明は、半導体チップ１０をフェイスダウンしてバンプ１１によりインターポーザ２０と接続し、前記半導体チップ１０表面とインターポーザ２０との間隙にアンダーフィル３０を充填した半導体装置において、アンダーフィル３０の中に含まれる充填材３２は、表面が弾力を有するコーティング材で被覆されている。 - 特許庁

When this interposer 10 having a first non-conductive layer 11, an expansion electrode 12 and an IC chip 13 is mounted on the antenna formed sheet 20 having a second non-conductive layer 21 and an antenna 22, the interposer 10 is pressed down to the antenna formed sheet 20 side by a caulking edge 32 incorporating a heater 32.例文帳に追加

第１非導電層１１と、拡大電極１２と、ＩＣチップ１３とを有するインターポーザー１０を、第２非導電層２１と、アンテナ２２とを有するアンテナ形成済シート２０上に実装するにあたり、インターポーザー１０を、ヒータ３２が内蔵されたカシメ刃３１によりアンテナ形成済シート２０側に押圧する。 - 特許庁

A semiconductor device includes an interposer 20 having a first and a second faces 22, 24 facing an opposite side each other and having the wiring pattern 26 formed on the first face 22, and a semiconductor chip 10 having an electrode 12 which is mounted on the first face 22 of the interposer 20 and is electrically connected with the wiring pattern 26.例文帳に追加

半導体装置は、相互に反対を向く第１及び第２の面２２，２４を有して第１の面２２に配線パターン２６が形成されてなるインターポーザ２０と、インターポーザ２０の第１の面２２に搭載されて配線パターン２６と電気的に接続された電極１２を有する半導体チップ１０と、を有する。 - 特許庁

To provide a chip-sized semiconductor device, which is provided with a rigidity and a flatness which are important as characteristics being requiring to an interposer and morevoer, has a long-period reliability, at low cost.例文帳に追加

インターポーザに求められる特性として重要な剛性と平坦度を備え、しかも長期信頼性を有するチップサイズの半導体装置を低コストで提供する。 - 特許庁

The IC chip 12 has connection pads 18 used for mounting a passive component 14' on a rear surface 12b side, and the interposer 10 has conductive connection portions 21 on the first surface 10a.例文帳に追加

ＩＣチップ１２は、裏面１２ｂ側に受動部品１４’が搭載される接続パッド１８を有し、インターポーザー１０は、第１面１０ａに導電接続部２１を有する。 - 特許庁

To provide a method for manufacture in which an interposer board, etc., that performs test and evaluation of electrical characteristics for an IC element or an IC package with accuracy is supplied with ease.例文帳に追加

IC素子もしくはICパッケージを対象とした電気特性の試験評価を精度よく行えるインターポーザ基板などを容易に供給できる製造法の提供。 - 特許庁

A solder bump 27 disposed at the part corresponding to a periphery 23B of an IC chip 23 of an interposer 21 is not used for an electrical continuity at the CSP 1.例文帳に追加

ＣＳＰ１において、インターポーザ２１のＩＣチップ２３の周部２３Ｂに対応する部分に配置されたはんだバンプ２７を電気導通に使用しないようにした。 - 特許庁

Since the semiconductor device allows the semiconductor element 100 to be electrically connected with the lateral electrode of an interposer 105, the bonding area to the wiring board is increased.例文帳に追加

絶縁性を有する基板に形成された半導体素子と、導電膜が形成された部材とを異方導電性を有する媒体で接着することを特徴とする。 - 特許庁

To provide a semiconductor element for inspection in order to implement peeling inspection wherein bonding between a semiconductor element and, for example, an interposer substrate is peeled for checking the bonding state.例文帳に追加

半導体素子と例えばインターポーザ基板との接合を引き剥がして、その接合状態を確認する引き剥がし検査を行うための検査用半導体素子を提供する。 - 特許庁

Furthermore, since an interposer 12M is interposed, the height between the upper substrate 12U and the lower substrate 12L can be adjusted, so as to facilitate securing electrical connectivity and reliability.例文帳に追加

更に、インターポーザ１２Ｍが介在されるため、上基板１２Ｕと下基板１２Ｌとの間の高さを調整することができ、電気的接続性や信頼性が確保し易くなる。 - 特許庁