「INTERPOSER」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

The device 20 is manufactured by the steps of forming a slender through hole at a site corresponding to the side face of each interposer 22 on a dicing line of a plurality of continuous substrates, mounting the respective elements 24 on the continuous substrates formed with the holes, resin-sealing it, and then dicing it.例文帳に追加

この半導体装置２０の製造は、インタポーザ２２を複数連続してなる連続基板のダイシングライン上に各インタポーザ２２の側面に該当する部位に細長い貫通孔を形成し、この貫通孔を形成した連続基板上に各半導体素子２４を実装し、樹脂封止した後にダイシングすることによって行なう。 - 特許庁

In a structure for connecting a large number of connecting pads 103 on one side of a semiconductor chip 101 individually with a large number of connecting pads on one side of an interposer board through a large number of solder bumps, the connecting pads 103 and the solder bumps are arranged at high density in the outer part and at high density in the central part.例文帳に追加

半導体チップ１０１の一面の多数の接続パッド１０３とインターポーザ基板の一面の多数の接続パッドとを多数の半田バンプで個々に接続する構造で、その接続パッド１０３等と半田バンプとの配列を外側の位置では高密度で中央の位置では低密度とする。 - 特許庁

Since a heat absorbing member 14 having high thermal conductivity is interposer between the driving element 4 and the focus element support 13 on the substrate while touching them, heat generated from the driving element 4 is absorbed efficiently through the heat absorbing member 14, and the effect of heat generation of the driving element 4 on the optical performance is reduced.例文帳に追加

高い熱伝導性を有する吸熱部材１４が基板の駆動素子４と結像素子支持体１３との間で接触せしめて配置されているので、駆動素子４からの発生熱が吸熱部材１４を経て効率良く吸熱され、駆動素子４の発熱による光学性能への影響が低減する。 - 特許庁

The interposer comprises a substrate 10; a first conductive layer 17 that becomes a signal line 21 provided on the substrate 10; and a second conductive layer 14 that becomes shielded wiring, is provided on the substrate 10, and is provided on the first conductive layer 17 so that the first conductive layer 17 is surrounded while holding an insulating layer 19 in-between.例文帳に追加

インターポーザは、基板１０と、基板１０上に設けられた信号線２１となる第１導電層１７と、基板１０上に設けられ、第１導電層１７の上に、間に絶縁層１９を夾んで第１導電層１７を囲うように設けられ、シールド配線となる第２導電層１４とを含む。 - 特許庁

A continuous base material 6 on which interposers 2 are supported at a predetermined pitch is punched for every interposer 2 to arrange a predetermined number of interposers, and a plurality of interposes 2 are delivered from the continuous base material 6 to antennas 1 of a continuous base material 3a having the antennas 1 formed thereon at a predetermined pitch while reciprocating the continuous base material 3a.例文帳に追加

インターポーザー（２）が所定ピッチで担持された連続状基材（６）をインターポーザー（２）毎に打ち抜いて所定数配列し、アンテナ（１）が所定ピッチで形成された連続状基材（３ａ）を往復動させつつ、連続状基材（６）から複数のインターポーザー（２）を連続状基材（３ａ）のアンテナ（１）に受け渡すようにしている。 - 特許庁

When the print processing is performed sequentially in the order of pages indicated by the print job, the print control unit 33 supplies a printed paper set in the interposer if the print processing is performed on the page of a special paper, and performs print processing on a plain paper if the print processing is performed on the plain paper.例文帳に追加

そして、印刷制御部３３は、印刷ジョブによって指示された順序で各ページ順に印刷処理を順次実行する際に、印刷処理を実行しようとするページが特殊紙の場合、インターポーザにセットされた印刷済の用紙を給紙し、普通紙の場合には普通紙に対して印刷処理を実行する。 - 特許庁

The semiconductor device 50 includes a wiring board 10, having a pad 11P defined at a necessary location in the outermost wiring layer, a plurality of semiconductor elements (chips) 20a, 20b mounted on the wiring board in parallel in a face-up state, and the interposer 30 mounted astride on the chips.例文帳に追加

半導体装置５０は、最外層の配線層の所要の箇所に画定されたパッド１１Ｐを有する配線基板１０と、この配線基板上にフェイスアップの態様で並列して実装された複数の半導体素子（チップ）２０ａ，２０ｂと、各チップ上にまたがって実装されたインターポーザ３０とを備える。 - 特許庁

Furthermore, in some cases, the interposer 10 includes a hermetically closed cooling groove 28 specified in the interposition body 12, fluid medium 30 almost filling up the groove 28, and a piezoelectric device which is fixed to the interposition body 12 so as to communicate with the cooling groove 28 and the fluid medium 30 and functionally coupled to at least the two conduction paths 22.例文帳に追加

さらに、介在物10は、介在体12内部に規定された、密閉冷却溝28、冷却溝28をほぼ充填する流体媒体30及び、冷却溝28及び流体媒体30に連通する様に介在体に取付けられ、少なくとも２つの導電経路22に機能的に結合された圧電素子、を含む場合がある。 - 特許庁

The physical quantity sensor includes silicon substrates 2 and 3, a displacement portion (diaphragm) 8 formed on the silicon substrates 2 and 3, a detecting element for detecting a displacement quantity of the displacement portion, an electrode pad 11 electrically connected to the detecting element and formed on the silicon substrate, and an interposer 15 bonded to the electrode pad 11.例文帳に追加

シリコン基板２、３と、シリコン基板２，３に形成された変位部（ダイアフラム）８と、変位部の変位量を検出するための検出素子と、検出素子に電気的に接続され、前記シリコン基板に形成された電極パッド１１と、前記電極パッド１１に接合されたインターポーザ１５と、を有する。 - 特許庁

A flexible interposer substrate 11, wherein a plate 6 is in contact with the rear surface of a semiconductor chip 1 without being fixed and which is constituted of a thermoplastic resin 2, an insulating resin 3 and a wiring pattern 10 arranged between the resin layers, is formed to cover the circumferential side surface of the semiconductor chip 1 and the plate 6 once round.例文帳に追加

平板６が半導体チップ１裏面に固定されずに接し、熱可塑性樹脂２と絶縁性樹脂３とこれらの樹脂層間に配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、半導体チップ１及び平板６の周側面を１周に亘って覆うようにして形成されている。 - 特許庁

Since the interposer 20 absorbs misregistration due to difference in coefficient of thermal expansion and sustains conductive connection state of the electrode 16 on the electronic function component 12 side and the electrode 16 on the electronic function component 13 side, stripping or cracks are prevented from occurring at the connection portion of an electrode.例文帳に追加

前記インターポーザ２０が、前記熱膨張係数の違いによる位置ずれを吸収し、常に電子機能部品１２側の電極１６と電子機能部品１３側の電極１６との導通接続状態を維持するため、電極の接続部分に剥離やクラックの問題が生じるのを防止できる。 - 特許庁

To obtain an adhesive which is usable for at least three months at 25°C without deteriorating low elasticity, heat resistance and moisture resistance which are required in packaging a semiconductor chip onto a wiring board, called an interposer, such as a glass-epoxy board, a flexible board, having a thermal expansion coefficient largely differ from that of the chip.例文帳に追加

ガラスエポキシ基板やフレキシブル基板等のインターポーザと呼ばれる配線基板に熱膨張係数の差が大きい半導体チップを実装する場合に必要な低弾性、耐熱性、耐湿性を損なうことなく２５℃における可使期間３ヶ月以上を確保することができる接着剤を提供する。 - 特許庁

The ball grid array package is characterized by having solder balls for soldering directly with a mother board on an interposer substrate of a ball grid array mounting an LSI, and a solder ball which is connected directly to an electrode terminal of a chip component mounted on the mother board and which has a diameter smaller than that of each of the solder balls.例文帳に追加

ＬＳＩを搭載したボールグリッドアレイのインターポーザ基板において、マザーボードと直接はんだ接続するためのはんだボール、および、マザーボード上に搭載されたチップ部品の電極端子に直接接続されるための、前記ハンダボールよりも小径なハンダボールを有することを特徴とするボールグリッドアレイパッケージ。 - 特許庁

The interposer includes a substrate formed of a semiconductor material, first input/output contacts (122, 340, 360) disposed over a first main surface of the substrate and second input/output contacts (126, 330, 415) disposed over a second main surface which are electrically connected (124, 320) to the first input/output contacts.例文帳に追加

インタポーザは、半導体物質の基板と、該基板の第１のメイン表面上の第１の入力／出力接点（１２２、３４０、３６０）と第１の入力／出力接点に電気的に接続（１２４、３２０）される第２のメイン表面上の第２の入力／出力接点（１２６、３３０、４１５）とを有する。 - 特許庁

The printed circuit board checking apparatus 1 comprises an electric signal input circuit 6 placing an interposer substrate A to apply an electric signal from a rear surface, a moving mechanism 7 for moving the input circuit 6 by a predetermined amount, and a sensor 15 for detecting the potential distribution on the front surface of the substrate A.例文帳に追加

プリント回路基板検査装置１は、インターポーザー基板Ａを載置して裏面から電気信号を印加する電気信号入力回路６と、電気信号入力回路６を所定量ずつ移動させる移動機構７と、インターポーザー基板Ａの表面の電位分布を検出するセンサ１５とを備えている。 - 特許庁

The manufacturing method for the thin-film interposer, first includes presenting a base; a sacrificial layer is formed at the base to form a first pair of conductive bumps; then a multilayer thin-film structure is formed on the surface of the sacrifice layer; a second pair of conductive bumps are formed on the surface of the multilayer thin-film structure; and lastly, the base and the sacrificial layer are removed.例文帳に追加

この薄膜インタポーザの製造方法はまずベースを提供し、このベースに犠牲層を形成して第１組導電バンプを形成し、その後、犠牲層の表面に多層薄膜構造を形成し、並びに多層薄膜構造の表面に第２組導電バンプを形成し、最後にベース及び犠牲層を除去する。 - 特許庁

Also, the interposer is constituted of a lead frame 31A, provided with a stage 29A for loading the second semiconductor element 22B and a lead part 30A for electrically connecting the second semiconductor element 22B, a wire 28B for electrically connecting the second semiconductor element 22B and the lead part 30A and a wire 28C for electrically connecting the lead part 30A and the multilayered wiring board 23.例文帳に追加

また、インターポーザを、第２の半導体素子22B を搭載するステージ29A 及びこの第２の半導体素子22B が電気的に接続されるリード部30A を有したリードフレーム31A と、第２の半導体素子22B とリード部30A とを電気的に接続するワイヤ28B と、リード部30A と多層配線基板23とを電気的に接続するワイヤ28C とにより構成する。 - 特許庁

To provide an adhesive capable of securing the pot life at 25°C of three months or longer without losing the low elasticity, heat resistance and moisture resistance that are necessary at the time of mounting a semiconductor chip on a printing wiring board has a larger difference in the thermal expansion coefficient from the tip and is called an interposer for a glass epoxy substrate or flexible substrate.例文帳に追加

ガラスエポキシ基板やフレキシブル基板等のインターポーザと呼ばれる配線基板に熱膨張係数の差が大きい半導体チップを実装する場合に必要な低弾性、耐熱性、耐湿性を損なうことなく２５℃における可使期間３ヶ月以上を確保することができる接着剤を提供する。 - 特許庁

This semiconductor device 20A is constituted of first and second semiconductor elements 22A and 22B, a multilayered wiring board 23 where the first semiconductor element 22A and a solder ball 24 are disposed, an interposer for loading the second semiconductor element 22B and electrically connecting it to the multilayered wiring board 23 and a sealing resin 25 for sealing the respective semiconductor elements 22A and 22B.例文帳に追加

第１及び第２の半導体素子22A と、第１の半導体素子22A 及び半田ボール24が配設される多層配線基板23と、第２の半導体素子22B を搭載すると共にこれを多層配線基板23に電気的に接続するインターポーザと、各半導体素子22A,22B を封止する封止樹脂25とにより半導体装置を構成する。 - 特許庁

In a light-emitting device 100 having the light-emitting element 10 and a mounting substrate 110 to which the light-emitting element 10 is electrically connected and thermally via an interposer 210, a first space 120 includes in the mounting substrate 110 and a refrigerant 314 to cool the light-emitting element 10 is caused to flow through the inside of the first space 120.例文帳に追加

発光素子１０と、発光素子１０がインターポーザ２１０を介して電気的及び熱的に接続された実装基板１１０と、を有する発光装置１００において、実装基板１１０内に第１の空間１２０を設け、第１の空間１２０の内部に発光素子１０を冷却する冷媒３１４を流す。 - 特許庁

The interposer 3 is provided between a substrate 1 and a semiconductor chip 2 in an electronic device 100, and it includes a PTFE substrate 30 which is comprised of an PTFE made of a porous resin and has an opening 32 at the corresponding position to the substrate 1 and the semiconductor chip 2, and a connection part 31 provided within the opening 32.例文帳に追加

電子デバイス１００における基板１と半導体チップ２との間に設けられるインターポーザ３は、多孔質樹脂であるＰＴＦＥを含んで構成され、基板１および半導体チップ２の電極に対応する位置に開孔部３２を有するＰＴＦＥ基板３０と、開孔部３２内に設けられた接続部３１とを備える。 - 特許庁

Subsequently, the gaps between the semiconductor chips and the interposer 10, other than the gaps sealed with the first underfill material 30, are filled with the second liquid underfill material 41.例文帳に追加

実装する半導体チップ（２０Ａ、２０Ｂ）の４つの端辺のうち、少なくとも端辺から当該端辺に対向するインターポーザのパッド１２までの距離が最も短い端辺とインターポーザ１０との間隙に対し、液状の第２アンダーフィル４１よりも粘度が高い液状の第１アンダーフィル３１を充填して、これを硬化し第１アンダーフィル３０により封止する。 - 特許庁

To provide an electronic part excellent in connection reliability, its manufacturing method, and electronic part package by, when an electronic part is mounted on a wiring board by soldering, solving such problem that a crack occurs at a solder layer, etc., under the stress caused by difference in thermal expansion factor between an interposer substrate and wiring board for degraded connection reliability.例文帳に追加

電子部品を配線基板にはんだ付けにより実装する場合、インターポーザー基板と配線基板との熱膨張係数の差による応力によってはんだ層等にクラックが発生し、接続信頼性が低下するという課題を解決し、接続信頼性に優れた電子部品とその製造方法および電子部品実装体を提供することを目的とする。 - 特許庁

To provide a substrate with pin, which easily permits the manufacture of the same employed as an interposer for constituting a semiconductor device and which improves the productivity of the same whereby permits the contriving of reduction of the manufacturing cost of the semiconductor device or a semiconductor package, and a wiring substrate with pin as well as the semiconductor device which are employing the substrate with pin.例文帳に追加

半導体装置を構成するインターポーザとして用いられるピン付き基板を容易に製造可能とし、ピン付き基板の生産性を向上させるとともに、ひいては半導体装置あるいは半導体パッケージの製造コストの低減を図ることができるピン付き基板およびこれを用いた配線基板および半導体装置を提供する。 - 特許庁

The method includes a process of mounting a film-like sealing resin on a plurality of semiconductor chips 20 flip-chip connected to an interposer 10 having a plurality of unit circuit patterns 11, and a process of resin-sealing the plurality of semiconductor chips by pressing a work with the sealing resin mounted on the plurality of semiconductor chips in a vacuum state.例文帳に追加

複数の単位回路パターン１１を有するインターポーザ１０にフリップチップ接続された複数の半導体チップ２０上にフィルム状の封止樹脂を搭載する工程と、複数の半導体チップ上に封止樹脂が搭載されたワークを真空状態にてプレスして複数の半導体チップを樹脂封止する工程とを含む。 - 特許庁

An interposer 10 is fixed between a base substrate 20 and a surface sheet 30 so that lands 12a, 12b and lands 22a, 22b face each other via a substrate film 13, when the sheet 30 is laminated on the base substrate 20 where a coiled antenna 21 is formed and the lands 22a, 22b are formed at both ends of the antenna 21.例文帳に追加

コイル状のアンテナ２１が形成されるとともにアンテナ２１の両端にランド部２２ａ，２２ｂが形成されたベース基材２０に、表面シート３０を積層する際に、インターポーザ１０をランド部１２ａ，１２ｂとランド部２２ａ，２２ｂとが基材フィルム１３を介して互いに対向するように、ベース基材２０と表面シート３０との間にて固定する。 - 特許庁

The second terminal member 14 integrally has a contact part 16 which can touch separably to the conductor part with which an interposer is connected, a spring part 18 generating a contact pressure for pressing the contact part 16 against the conductor part, and a fixing part 20 which is abutted against the first terminal member 12 and fixed removably by a frictional force.例文帳に追加

第２端子部材１４は、インタポーザの接続相手の導体部分に接離自在な接触部１６と、接触部１６を当該導体部分に押し付けるための接触圧力を生じるばね部１８と、第１端子部材１２に当接されて摩擦力で着脱可能に取り付けられる取付部２０とを、互いに一体に有する。 - 特許庁

In the semiconductor device in which a plurality of semiconductor chips are stacked on a thickness direction are mounted, an interposer between the semiconductor chips has sufficient planarity and dimension stability even on conditions that a polyimide film 1 to be formed has a curling degree of 10% or less at 300°C and it has been subjected to mechanical, thermal and chemical stresses in a circuit pattern forming process.例文帳に追加

複数の半導体チップが厚さ方向に積層・搭載された半導体装置であって、これら半導体チップ間のインターポーザが、構成されるポリイミドフィルム１の３００℃でのカール度１０％以下で、回路パターン制作過程に於いて機械的、熱的、化学的ストレスを経ても、十分な平面性と寸法安定性を有している。 - 特許庁

The epoxy resin for the interposer is composed of (A) an epoxy resin having structure represented by the following formula (1) (wherein, G represents a glycidyl group), (B) a phenol resin curing agent having three or more phenolic hydroxyl groups in one molecule, (C) a flame retardant and (D) a spherical molten silica as an essential component, and preferably, of (E) a coupling agent.例文帳に追加

（Ａ）下記式（１）で示される構造のエポキシ樹脂（ただし、Ｇはグリシジル基を示す）、（Ｂ）１分子中に３個以上のフェノール性水酸基を有するフェノール樹脂系硬化剤、（Ｃ）難燃剤、及び（Ｄ）球状溶融シリカを必須成分とすることを特徴とするインターポーザ用エポキシ樹脂組成物であり、好ましくはさらに（Ｅ）カップリング剤を配合する。 - 特許庁

An interposer substrate includes: a substrate body 11; wiring patterns 12, each of which is provided on a surface of the substrate body 11 and has an electrode pad 15 for connecting with a protruding terminal 32 of an electronic component 30; and metal films 13, each of which is selectively formed around the electrode pad 15 of the wiring pattern 12 and has lower solder wettability than the electrode pad 15.例文帳に追加

基板本体１１と、前記基板本体１１の表面に設けられ、電子部品３０の突起端子３２を接続するための電極パッド１５を有する配線パターン１２と、前記配線パターン１２の前記電極パッド１５の周囲に選択的に形成され、前記電極パッド１５より半田の濡れ性が低い金属膜１３と、を備えるインターポーザ基板。 - 特許庁

Even if there is a difference in the amount of deformation between electronic function components 12 and 13 due to difference in coefficient of thermal expansion to cause a gap in relative position relation of an electrode 16 on the electronic function component 12 side and an electrode 16 on the electronic function component 13 side; elastic contacts 30 and 30 provided above and below an interposer 20 press the electrodes 16 and 16 subjected to misregistration.例文帳に追加

熱膨張係数の違いにより、例えば電子機能部品１２と電子機能部品１３との変形量に違いが生じ、電子機能部品１２側の電極１６と電子機能部品１３側の電極１６の相対位置関係に位置ずれが生じても、インターポーザ２０の上下に設けられた弾性接点３０、３０が位置ずれ後の前記電極１６，１６を弾圧する。 - 特許庁

To provide a manufacturing method of a semiconductor device and a manufacturing method of a printed circuit board for semiconductor device that can relieve internal stress when the printed circuit board or semiconductor device is manufactured, reduce curvature variation of an interposer caused before or after a reflow stage, stably manufacture the semiconductor device, and improve the yield in a secondary mounting stage.例文帳に追加

プリント配線板または半導体装置としたときの内部応力を緩和することができ、リフロー工程前後で生じるインターポーザーの反り変動を小さくすることができ、半導体装置を安定して製造でき、且つ二次実装工程時の歩留まりを向上させることができる半導体装置の製造方法および半導体装置用プリント配線板の製造方法を提供する。 - 特許庁

Semiconductor chips 10 and 19 which include at least a pair of active elements 11 having an input part 14 and an output part, wherein a part 16 is exposed from the bottom surface, respectively, are laminated on an interposer 20 including an input terminal 16 and an output terminal, arranged on the top surface, and an electrostatic discharge protection circuit 21 electrically connected between the input terminal and the output terminal.例文帳に追加

上面に配置された入力端子１６及び出力端子と、入力端子及び出力端子の間に電気的に接続された静電気放電保護回路２１とを有するインターポーザ２０上に、それぞれ下面に一部１６が露出している入力部１４及び出力部を持つアクティブ素子１１を少なくとも１組有する半導体チップ１０、１９を積層している。 - 特許庁

In the semiconductor device of a package type joined with a semiconductor chip and having a plurality of outside terminals including a first outside terminal and a second outside terminal on the contrary side face to the semiconductor chip of a multi-layer board used as an interposer, a wiring pattern electrically connecting the first outside terminal and the second outside terminal to the inside of the multi-layer board is provided.例文帳に追加

半導体チップと接合され、インターポーザとして使用される多層基板の半導体チップと反対側の面に第一の外部端子４２０と第二の外部端子４３０を含む複数の外部端子を有するパッケージタイプの半導体装置であって、 前記多層基板の内部に第一の外部端子と第二の外部端子を電気的に接続する配線パターンが設けられていることを特徴とする。 - 特許庁

To suppress the reduction in yield of product in a noncontact ID card by satisfactorily connecting the antenna electrode of an antenna circuit board to the extended electrode of an interposer board without using a conductive film while providing practical electric characteristics of a fixed quality, and preventing a positional slippage when fixing both the boards.例文帳に追加

非接触ＩＤカード類に関し、導電性フィルムを使用しないで、アンテナ回路基板のアンテナ電極とインターポーザー基板の拡大電極とを良好に接続することができて一定品質の実用的な電気的特性を得ることができると共に両基板同士を固着するに際し、位置ずれを発生させずに固着することができて製品の歩留まり低下を阻止することができるようにすること。 - 特許庁