「INTERPOSER」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The wiring lengths between the driver chip 12 and the respective memory chips 13-1 to 13-6 are made uniform by the wiring within the interposer board 14.例文帳に追加

インタポーザ基板１４内の配線によって、ドライバチップ１２と各メモリチップ１３−１〜６との間の配線長を揃えられる。 - 特許庁

A semiconductor chip 4 is mounted on the upper face 1b of the interposer substrate 1 via a heat sink 6 in a face-up manner.例文帳に追加

インターポーザ基板１における上面１ｂに放熱板６を介在させて半導体チップ４がフェイスアップで搭載されている。 - 特許庁

A semiconductor device 1 includes a chip-on-chip structure wherein semiconductor chips 4-12 are respectively laminated on a principal surface of an interposer 2.例文帳に追加

半導体装置１は、インタポーザ２の主面に半導体チップ４〜１２がそれぞれ積層されたチップオンチップ構造からなる。 - 特許庁

In the laminated semiconductor device, an interposer 11 is inserted between laminated semiconductor chips 1, 1.例文帳に追加

積層半導体装置において、積層されている半導体チップ１と半導体チップ１の間にインターポーザ１１を挿入する。 - 特許庁

To provide an interposer substrate assembly such that an integrated circuit chip can be reworked, and to provide an electronic device assembly and a method of manufacturing them.例文帳に追加

集積回路チップのリワークが可能なインターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法を提供する。 - 特許庁

To provide a semiconductor device wherein, in the case of manufacturing by a transfer molding method the semiconductor device using an interposer as its base material, the generation of resin burrs is suppressed when molding the semiconductor device, and the damage of the interposer is reduced which is caused by the clamping of a metal mold.例文帳に追加

インターポーザーを基材とした半導体装置をトランスファーモールド工法で製造する場合に生じるモールド時の樹脂バリの発生を抑制すると共に、金型のクランプによるインターポーザーに与えるダメージを軽減した半導体装置を提供する。 - 特許庁

The interposer board 12 and the motherboard 13 can be enhanced in bonding strength through a high-temperature solder fillet 16 formed around an interface between the interposer board 12 and the columnar core 13 and an eutectic solder fillet 17 formed around an interface between the motherboard 13 and the columnar core 14.例文帳に追加

インターポーザ基板１２と柱状コア１３との界面の周囲に形成される高温半田フィレット１６と、マザー基板１３と柱状コア１４との界面の周囲に形成される共晶半田フィレット１７により、十分な接続強度が得られる。 - 特許庁

By arranging electrode pins 121v being contact members having elasticity on the connection part of the wiring part 123v to the electrode pads 151v of the interposer 106, electrical connection between the wiring part 123v and each electrode pad 151v of the interposer 106 can be improved.例文帳に追加

配線部１２３ｖの、インターポーザ１０６の電極パッド１５１ｖとの接続部に、弾性を有する接触部材である電極ピン１２１ｖを配設することで、配線部１２３ｖとインターポーザ１０６の各電極パッド１５１ｖとの電気的接続を良好にできる。 - 特許庁

This semiconductor device comprises a semiconductor element 11 formed with electrodes 15, solder bumps 13 serving as external connecting terminals, and an interposer 12 for electrically connecting the semiconductor element 11 with the solder bumps 13 wherein the interposer 12 is provided with through-holes 21 and a wiring pattern 17.例文帳に追加

電極15が形成された半導体素子11と、外部接続端子となるはんだバンプ13と、この半導体素子11とはんだバンプ13とを電気的に接続するインターポーザ12とを具備する半導体装置において、インターポーザ12に貫通孔21及び配線パターン17を形成する。 - 特許庁

A stiffener 10 is arranged on a mother board 8 while the semiconductor chip 3 and the interposer substrate 1 are covered and the bottom edge of the stiffener 10 is joined onto the mother board 8, thus collectively fixing the semiconductor chip 3 and the interposer substrate 1.例文帳に追加

半導体チップ３およびインターポーザ基板１上に覆い被さるようにして、マザー基板８上にスティフナ１０を配置し、スティフナ１０の裾をマザー基板８上に接合することにより、半導体チップ３およびインターポーザ基板１を一括して固定する。 - 特許庁

Semiconductor chips are connected to a plurality single-layer wiring interposers sequentially and hierarchically, the interval of an outer bump pad on the single-layer wiring interposer is set to an integer times of the electrode pitch of the semiconductor chip, and the wiring pattern of each single-layer wiring interposer is simplified.例文帳に追加

半導体チップと複数の単層配線インターポーザを順次階層的に接続し、単層配線インタポーザ上のアウターバンプパッドの間隔を半導体チップの電極ピッチの整数倍として、それぞれの単層配線インターポーザの配線パターンを単純化する。 - 特許庁

When the light emitting element array 106 is mounted on the interposer 105a, for instance only the solders 155a applied on the electrode pads 153a of the interposer 105a for pre-coating are used, so that excessive loading is restrained from being imposed on the light emitting units 161b in a flattening treatment etc.例文帳に追加

光素子アレイ１０６をインターポーザ１０５ａに実装する際に、例えばインターポーザ１０５ａの電極パッド１５３ａにプリコーティングされたはんだ１５５ａのみを利用し、フラットニング処理などで、発光部１６１ｂに余分な負荷を与えないようにする。 - 特許庁

The mounting structure of the photoelectric transducer array is obtained such that in the photoelectric transducer array, the light emitting device array and the light receiving device array may be oppositely arranged at an interposer substrate 9, and these arrays may be mounted in the interposer substrate 9 via an external connection terminal 7.例文帳に追加

本発明の光電変換素子アレイにおける、発光素子アレイと受光素子アレイとがインターポーザー基板９に対向配置されて、これらのアレイがインターポーザー基板９に外部接続端子７を介して実装されている、光電変換素子アレイの実装構造。 - 特許庁

Supporting balls 46 having a diameter almost equal to a gap between an interposer 40 and a semiconductor chip C1 to be laminated and electric insulation are loaded on the interposer 40 on which connection electrodes 42 are formed and the semiconductor chip C1 is laminated on the face loaded with the supporting balls 46.例文帳に追加

接続電極４２が形成されたインターポーザ４０上に、積層する半導体チップＣ１との間隔と同程度の径であり電気的絶縁性を有する支持球４６を搭載し、この支持球４６が搭載された面上に半導体チップＣ１を積層する。 - 特許庁

The semiconductor device 100 includes the interposer 106 which is in a rectangular plane shape, and has a first side of length X and a second side of length Y orthogonal to the first side, and a semiconductor chip 110 and a dummy member 120 which are disposed on the interposer 106.例文帳に追加

半導体装置１００は、矩形の平面形状を有し、第１の辺の長さがＸ、第１の辺に直交する第２の辺の長さがＹであるインターポーザ１０６と、インターポーザ１０６上に配置された半導体チップ１１０およびダミー部材１２０とを含む。 - 特許庁

Indication contents of a method of setting a form in an interposer are, for example, a form size and a direction, the direction of the image of the form, and the setting surface of the form.例文帳に追加

インターポーザへの用紙セット方法の指示内容は、例えば、用紙サイズ／向き、用紙の画像の向き、および、用紙のセット面である。 - 特許庁

Thus, the generation of junction nonconformities due to the non-transfer of the hot air to each solder bum 14 on the other face of the interposer 11 can be eliminated.例文帳に追加

これにより熱風がインターポーザ１１の他方の面の各はんだバンプ１４に届かず、接合不良を起こすのを解消できる。 - 特許庁

To provide a method for manufacturing a glass substrate for an interposer, easily handleable of the glass substrate, and furthermore, formable of fine through-holes in the glass substrate.例文帳に追加

ハンドリングが容易な上、微細な貫通孔を形成することが可能な、インターポーザ用のガラス基板の製造方法を提供する。 - 特許庁

To permit enable standardization of the external shape of a CSP(chip size package), which is a fine type CSP and is smaller than a chip mounted with the external shape of an interposer.例文帳に追加

ファンインタイプでかつインターポーザの外形が搭載するチップよりも小さいＣＳＰに関して外形の標準化を可能にする。 - 特許庁

To provide an interposer chip which prevents occurrence of peeling of wires, and to provide a method of manufacturing the same.例文帳に追加

インターポーザチップにおいて発生する配線剥がれを防止することのできる、インターポーザチップ、及びインターポーザチップの製造方法を提供する。 - 特許庁

To provide a composite photoelectric device capable of enhancing the relative positioning precision between an interposer and an optical waveguide with respect to an optical coupling method based on an IC socket.例文帳に追加

ＩＣソケットをベースとした光結合法において、インターポーザと光導波路との間の相対位置決め精度を高める。 - 特許庁

The routing IC 201 serves as an interposer which does inter-pin wiring between an upper and a lower chip, and passive elements can be integrated.例文帳に追加

ルーティング用ＩＣ２０１は、その上下にあるチップのピン間配線を行うインターポーザであり、受動素子を集積することができる。 - 特許庁

To easily form an insulating layer on an interposer and to prevent an IC module from being broken, or an antenna from being damaged.例文帳に追加

インターポーザに絶縁層を容易に形成するとともに、ＩＣモジュールが破壊されたり、アンテナが傷つけられたりすることを防止する。 - 特許庁

In the mounting structure of the optical waveguide module, the optical waveguide module 1 is mounted on a mounted substrate 6 via the interposer 5.例文帳に追加

本発明の光導波モジュール１が、インターポーザー５を介して実装基板６に実装されている、光導波モジュールの実装構造。 - 特許庁

To provide a mass measuring apparatus capable of inhibiting crosstalk between oscillators, while utilizing an interposer to enhance a handling capability.例文帳に追加

インターポーザを利用してハンドリング性を向上させつつ、振動子間のクロストークを抑制することができる質量測定装置を提供する。 - 特許庁

To provide a semiconductor package that can be reduced in size with high heat dissipating performance wherein wire bonding can be applied to an interposer substrate.例文帳に追加

インターポーザ基板へのワイヤーボンドが可能であるとともに小型化ができ、しかも、放熱性に優れた半導体パッケージを提供する。 - 特許庁

To provide a vibration isolation interposer die to damp out vibration and/or large shocks from an inertial measurement unit (IMU).例文帳に追加

慣性測定ユニット（ＩＭＵ）からの振動および／または大きな衝撃を減衰させるための振動絶縁インターポーザ・ダイを提供する。 - 特許庁

The paths are extended from the first surface to the second surface through the interposer, and an electric terminal is formed on each surface.例文帳に追加

導電経路は、インターポーザを貫通して第１表面から第２表面間まで延在し、各表面で電気端子を形成する。 - 特許庁

Consequently, no unnecessary through-hole is bored in a power supply layer provided in the interposer substrate to suppress an increase in impedance.例文帳に追加

これによりインターポーザ基板内部に設けられた電源層に不要なスルーホールを空けることがなく、インピーダンスの上昇を抑制できる。 - 特許庁

To enhance connection reliability, to enlarge a capacity of a built-in capacitor, and to reduce cost, in an interposer module with the built-in capacitor.例文帳に追加

キャパシタ内蔵インターポーザモジュールに関し、接続信頼性を高めるとともに、内蔵するキャパシタを大容量化し、さらに、低コスト化する。 - 特許庁

In this case, the silicon interposer 20 can be manufactured separately from the base substrate, thereby making a wiring pattern into a micropattern.例文帳に追加

この場合、シリコンインタポーザ２０は、ベース基板とは別に製造することができることから、配線パターンを微細パターンとすることができる。 - 特許庁

To provide a lead frame and an interposer that can attenuate electromagnetic noise, generated in the semiconductor package, in the semiconductor package.例文帳に追加

半導体パッケージで発生する電磁ノイズを当該パッケージ内部で減衰させることができるリードフレーム及びインターポーザを提供すること。 - 特許庁

An interposer substrate 1 mounting a semiconductor chip 10 is provided with thermal vias 21 being transmitted with heat from the semiconductor chip 10.例文帳に追加

半導体チップ１０が搭載されたインタポーザ基板１には、半導体チップ１０からの熱が伝達されるサーマルビア２１を設けた。 - 特許庁

In a connection region 47 between the interposer 15 and the silicon substrate 3, a first organic insulation film 48 and a connection path 50 are formed.例文帳に追加

インターポーザ１５とシリコン基板３間の接続領域４７には、第１有機絶縁膜４８と接続経路５０が設けられる。 - 特許庁

In addition, when the thickness of the interposer 2 is adjusted to ≥400 μm, the transmission of the displacement a semiconductor chip 1 to solder bumps 4 can be prevented.例文帳に追加

さらに、インターポーザ２の板厚を４００μｍ以上とすれば、半導体チップ１の変位をはんだバンプ４に伝えないようにできる。 - 特許庁

A first aperture 15 is formed from the lower part of the recessed part forming the aperture 11 to a rear face opposite from the surface of the interposer 7.例文帳に追加

アパーチャ１１を構成する凹状の下部からインターポーザー７の表面とは反対の裏面に向かう第１開口１５を形成する。 - 特許庁

The end of the interposer board wiring pattern is positioned inside of package side face, to realize zero setting of gap between the package and chip components.例文帳に追加

インターポーザー基板配線パターン端部をパッケージ側面の内側に位置させ、パッケージとチップ部品の部品間隔ゼロ設定を可能にする。 - 特許庁

On the front surface of interposer substrate, a substrate junction electrode 32 is provided, which is wire-bonded to an electrode 30 of the bare IC chip.例文帳に追加

インターポーザ基板の表面には、基板中継電極３２がが設けられ、ベアＩＣチップの電極３０とワイヤボンディングされている。 - 特許庁

The semiconductor device is formed by face down mounting a semiconductor element 2 on an interposer 1 and flip-chip bonding the semiconductor element 2.例文帳に追加

インターポーザー１上に半導体素子２をフェースダウンで配置すると共にフリップチップ接合して搭載した半導体装置に関する。 - 特許庁

INTERCONNECTING STRUCTURE OF FLIP-CHIP SEMICONDUCTOR, INTERPOSER AND ITS FORMING METHOD, AND ASSEMBLING METHOD OF ELECTRONIC MODULE例文帳に追加

フリップ・チップ半導体相互接続構造、インタポーザおよびそれを作成するための方法ならびに電子モジュールを組み立てるための方法 - 特許庁

To provide an interposer which effectively suppresses heat conduction between two heat sources when disposed between the two heat sources.例文帳に追加

二つの熱源の間に配置した際に、それら熱源間での熱伝導をより効果的に抑制することができるインターポーザを提供する。 - 特許庁

The part adapted to the printed wiring use of an interposer or the like is manufactured using the low thermal expansion laminated material 20.例文帳に追加

またこの低熱膨張積層材２０を用いてインターポーザなどのプリント配線用途などに適用される部品などを製造する。 - 特許庁

A semiconductor element 104 is mounted on an interposer 105, and a passive part 102 is mounted on them via an adhesive layer 114.例文帳に追加

インターポーザー１０５上に半導体素子１０４を搭載し、その上に接着層１１４を介して受動部品１０２を搭載する。 - 特許庁

When viewing the first and second alignment marks 11 and 12 from a direction perpendicular to the opposed face of the interposer substrate 4a, each is separated by a distance which is within an allowable range as a lamination position when laminating the liquid crystal driver 3 and interposer substrate 4a.例文帳に追加

第１アライメントマーク１１と第２アライメントマーク１２とを、インターポーザ基板４ａの上記対向面に対して垂直方向からみると、互いが、液晶ドライバ３とインターポーザ基板４ａを貼り合せる際の貼り合わせ位置として許容できる範囲の距離ほど離間されている。 - 特許庁

A CSP 10 comprises an interposer substrate 12, a bare IC chip 16 mounted on a chip pad 14 comprising a solder resist on the interposer substrate with an adhesive layer 15, a resin insulating layer 18, and a heat-radiation plate 22 bonded through an epoxy resin layer 20.例文帳に追加

本ＣＳＰ１０は、インターポーザ基板１２と、インターポーザ基板上のソルダーレジストからなるチップ・パッド１４上に接着剤層１５によって搭載されたベアＩＣチップ１６と、樹脂絶縁層１８と、エポキシ系樹脂層２０を介して接着されている放熱板２２とを備えている。 - 特許庁