「INTERPOSER」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To obtain a semiconductor package in which erroneous operation of a semiconductor chip due to light transmitting an interposer and generating a leak current through optical pumping is prevented.例文帳に追加

半導体パッケージにおいて、インターポーザが光を透過し、光励起によってリーク電流が発生し、半導体チップが誤作動を起こしてしまうことを防止する。 - 特許庁

The interposer can also decrease crosstalks between a communication pad on the first IC chip and a pad adjacent to a facing communication pad on the second IC.例文帳に追加

インターポーザはまた第１の集積回路チップ上の通信パッドと、第２の集積回路上の対面する通信パッドに隣り合うパッドとの間のクロストークを減らすことが出来る。 - 特許庁

To form an interposer with a conductive film by etching a board so as to pierces the front and back sides of an insulation film, without forming openings.例文帳に追加

基板をエッチングして開口部を形成することなく、絶縁膜の表裏両面を貫通するような導電膜を有するインターポーザを形成することを特徴とする。 - 特許庁

To provide a low cost photoelectric conversion device which can effectively project or receive light and its mounting structure, an interposer and an optical information processor.例文帳に追加

光の出射又は受光を効果的に行うことができ、低コストな光電変換装置及びその実装構造、インターポーザー、並びに光情報処理装置を提供すること。 - 特許庁

A semiconductor chip 1 with a plurality of metal bumps 3 is held facedown on the surface of an interposer substrate 2 with a plurality of surface wiring portions 6.例文帳に追加

複数の表層配線６が形成されたインターポーザ基板２の表面には、複数の金属バンプ３が設けられた半導体チップ１がフェイスダウンで保持されている。 - 特許庁

Bonding pads 15, ... on the semiconductor chip 1 are electrically connected to corresponding bonding terminals 6, ... provided on the substrate 4 via the interposer chip 3 by means of wire bonding, respectively.例文帳に追加

半導体チップ１のボンディングパッド１５…は、ワイヤボンディングによりインターポーザチップを中継して、基板４に設けられているボンディング端子６…と電気的に接続される。 - 特許庁

The first input/output contacts are for attachment to an input/output pad (142) of devices (140, 210, 310, 410) to which the interposer is to be attached.例文帳に追加

第１の入出力接点は、それに対してインタポーザを取り付けるデバイス（１４０、２１０、３１０、４１０）の入出力パッド（１４２）に取り付けるためのものである。 - 特許庁

To raise a manufacturing yield of a chip and to reduce a manufacturing cost by replacing part of wiring layers in an integrated circuit chip by an interposer.例文帳に追加

集積回路チップ内の配線層の一部をインターポーザに置き換えて、チップの製造歩留まりの上昇、製造コストの低減を実現することを目的としている。 - 特許庁

MANUFACTURING METHOD AND MANUFACTURING DEVICE FOR NON-CONTACT COMMUNICATION MEMBER, MANUFACTURING METHOD AND MANUFACTURING DEVICE FOR INTERPOSER, AND RETAINING DEVICE FOR IC CHIP例文帳に追加

非接触通信部材の製造方法および非接触通信部材の製造装置、インターポーザの製造方法およびインターポーザの製造装置、並びに、ＩＣチップの保持装置 - 特許庁

The space converter (506) and the interposer (504) are stacked up, and mechanisms (532), (536), (538), and (546) suitable for adjusting the orientation of the space converter (506) are provided.例文帳に追加

間隔変換器と介在体とを「積み重ね」，間隔変換器の配向を調整して、どのぐらいの調整をすべきかを決定するための適切な機構（532、536、538、546）が開示される。 - 特許庁

The interposer 11 has a feature of its being a high dielectric material such as ceramic whereby the intereposer enjoys both of an electric charge storage function by high capacitance, and of small size filter function.例文帳に追加

このインターポーザ１１は、セラミックなどの高誘電材料であるという特徴を生かすことで、高容量による電荷貯蔵機能と小サイズのフィルタ機能を併せ持つ。 - 特許庁

The semiconductor package 100 includes a semiconductor die 120 mounted on an upper side thereof, and a base substrate 130 above which an interposer substrate 110 is disposed being mounted on an upper portion of the die.例文帳に追加

半導体パッケージ１００は、上部側に実装された半導体ダイ１２０と、そのダイの上部にインターポーザ基板１１０が実装されたベース基板１３０を備える。 - 特許庁

A first chip has an active surface 8 having bonding pads 9 disposed in the periphery of the chip, and mounted on a substrate or an interposer board 3 in a face-up manner.例文帳に追加

第１のチップ１は、周辺にボンディングパッド９が配置された能動面８を有しており、基板またはインターポーザボード３上にフェースアップで実装されている。 - 特許庁

The semiconductor component 2 with a WPP structure is mounted on a main face of an interposer substrate 1 constituting the semiconductor device through a plurality of the bump electrodes 18.例文帳に追加

半導体装置を構成するインターポーザ基板１の主面には、複数のバンプ電極１８を介してＷＰＰ構成の半導体部品２が実装されている。 - 特許庁

The interposer includes an output inductor 118 coupled with the output voltage of the common die on the opposite side face of the common die, and an output capacitor 120 when needed.例文帳に追加

インターポーザは共通ダイの反対側面で共通ダイの出力電圧に結合される出力インダクタ１１８及び必要に応じ出力キャパシタ１２０を含む。 - 特許庁

An optical interface side guide member 5 on which fitting holes 5b are opened is bonded to an optical interface 3 and the optical interface 3 is mounted on an interposer 2b of the LSI package 2.例文帳に追加

光インタフェース３に嵌合穴５ｂが開設された光インタフェース側ガイド部材５を接着し、光インタフェース３をＬＳＩパッケージ２のインタポーザ２ｂ上に実装する。 - 特許庁

Concerning positioning of the probe needle 13, the depth of a positioning hole 15a can be secured as much as the thickness portion of the offset substrate 21 in addition to the thickness of the interposer substrate 12.例文帳に追加

プローブ針１３の位置決めについては、位置決め穴１５ａの深さを、インターポーザ基板１２の厚みに加え、オフセット基板２１の厚みの分だけ確保することができる。 - 特許庁

The underfill 4 is filled only on the peripheral part of the chip 1, and the underfill 4 does not exist between the central part of the chip 1 an the interposer 2.例文帳に追加

アンダーフィル４は半導体チップ１の周囲部分にのみ充填され、半導体チップ１の中央部分とインターポーザ２との間にはアンダーフィル４が介在しない。 - 特許庁

The interposer 10 is successively placed on each antenna 22 of the antenna formed sheet 20 equipped with a second non-conductive layer 21 and a plurality of antennas 22, and extended in a belt shape.例文帳に追加

第２非導電層２１と、複数のアンテナ２２とを有し、帯状に延びるアンテナ形成済シート２０の各アンテナ２２上にインターポーザー１０を順次載置する。 - 特許庁

A continuous conductor structure penetrating the interposer is formed using an elastic continuous conductive element, such as a lead wire, metal piece or other appropriately shaped metals.例文帳に追加

弾性の連続した導電性素子、例えば導線、金属片、及び他の適当な形状の金属を用いて、インターポーザを貫通する連続した導体構造を形成する。 - 特許庁

In this case, the number of wiring layers on the semiconductor integrate circuit chip 1 is reduced, and the function of the wiring layer is transferred to the interposer 3.例文帳に追加

そして、半導体集積回路チップ１に形成される配線層数を減らすとともに、この減らした配線層の機能を、インターポーザ３に移したことを特徴としている。 - 特許庁

This cover unit is positioned over the base, interposer and adapter unit, and includes a cover and a spring, and the cover is combined with the depressor of the adapter unit and can move vertically up and down.例文帳に追加

このカバーユニットは、ベースと、インタポーザと、アダプタユニットとの上に位置し、カバーとスプリングとを含み、カバーはアダプタユニットのデプレッサと結合され、垂直に上下に移動できる。 - 特許庁

A semiconductor chip electrically connected to a wiring formed on a carrier tape is arranged in a side-by-side relation with an interposer on the tape and in the vicinity of the chip.例文帳に追加

キャリアテープ上に形成した配線に電気的に接続した半導体チップと、キャリアテープ上で、かつ前記半導体チップの周辺にインタポーザとを並置する。 - 特許庁

Then the bumps 7 are inserted into the connection electrodes 9 respectively to electrically connect the wiring board 3 and semiconductor chips 4 through the interposer 6A.例文帳に追加

そして、接続電極９にバンプ７がそれぞれ挿入されることにより、配線板３および半導体チップ４がインターポーザ６Ａを介して電気的に接続される。 - 特許庁

Solders 155a are interposed between the electrode pads 153a located on the rear surface of the interposer 105a and electrodes 161a located on the upper surface of the light emitting element array 106.例文帳に追加

インターポーザ１０５ａの裏面の電極パッド１５３ａと発光素子アレイ１０６の上面の電極１６１ａとの間にはんだ１５５ａが介在されている。 - 特許庁

Furthermore, using a semiconductor substrate incorporating a functional circuit in the interposer, allows a substrate size to be drastically reduced and greatly contributes to the miniaturization of products.例文帳に追加

さらに、インターポーザに、機能回路が組み込まれた半導体基板を用いることにより、基板サイズが大幅に削減可能となり、製品の小型化に大きく貢献する。 - 特許庁

The semiconductor device has a structure connecting the lead 13 from the interposer (hereinafter a polyimide film 12) to the pad 14 of the chip 11, and the lead 13 is sparsely disposed.例文帳に追加

半導体装置は、インターポーザ（ここではポリイミドフィルム１２）から導出されるリード１３をチップ１１のパッド１４に接続する構造を有し、リード１３が疎に配置されている。 - 特許庁

At this point, some of the resistors 4 are each provided between the pad electrodes 9 on the backside 1b of the interposer 1 so as to lessen the rear surface 1b in mounting area.例文帳に追加

ここで、抵抗体４の一部は、インターポーザ１表面１ａの実装面積を低減すべくインターポーザ１裏面１ｂのパッド電極９の間に設けられている。 - 特許庁

The tape is bent so as to wrap the chip arranged on the tape in its center, the chip and interposer are overlapped, and then covered with molding resin.例文帳に追加

キャリアテープ上で、中央に配置した半導体チップを内包するようにキャリアテープを折り曲げて半導体チップとインタポーザを重ね合せ、モールド樹脂で覆ったものである。 - 特許庁

Further, a semiconductor substrate with a functional circuit integrated thereto is employed for the interposer so as to considerably reduce the size of the substrate, thereby allowing this technology to greatly contribute to the downsizing of a product.例文帳に追加

さらに、インターポーザに、機能回路が組み込まれた半導体基板を用いることにより、基板サイズが大幅に削減可能となり、製品の小型化に大きく貢献する。 - 特許庁

A semiconductor package 15, provided with an LSI ship 1, a chip bump 2, an interposer 3 and a BGA bump 4, is mounted at the prescribed position of a printed wiring board 6 provided with a core layer 8.例文帳に追加

コア層８を備えるプリント配線基板６の所定位置には、ＬＳＩチップ１、チップバンプ２、インターポーザ３、ＢＧＡバンプ４を備える半導体パッケージ１５が搭載される。 - 特許庁

A marginal part 50 of a peripheral border region of an interposer 6 of the lower stage package 2 which is overlapped by the upper and lower connecting terminals 11 is in immediate contact with the mother board 3.例文帳に追加

下段パッケージ２のインターポーザ６の周縁領域のうちの上下接続端子１１がオーバーラップする箇所である縁部５０は、母基板３に直接接触している。 - 特許庁

Since a principal plane of the interposer substrate made of ceramics has a bottomed hole as the alignment mark and a bottom surface of the bottomed hole is recessed to deepen toward the center, the strength of the interposer substrate is increased in comparison with a case that the alignment mark is a through-hole and hence deflection of a product is suppressed, thereby attaining highly accurate positioning.例文帳に追加

セラミックスからなるインターポーザ基板の主面に、アライメントマークとしての有底穴を有し、有底穴の底面が中心に向かって深くなっている凹状であることとしたことから、インターポーザ基板の強度がアライメントマークが貫通穴である場合に比べて増加し製品の撓みが抑えられ、高精度な位置決めを行なうことができる。 - 特許庁

LSI chips 30A to 30D electrically connected to a package substrate 10 are connected by a wiring pattern 26a of a silicon interposer 20 disposed on the opposite side from the package substrate, and a thin film circuit 31 of an LSI chip and the wiring pattern 26a of the silicon interposer 20 are electrically connected to each other through a via hole 32 formed penetrating the LSI chip.例文帳に追加

パッケージ基板１０と電気的に接続されたＬＳＩチップ３０Ａ〜３０Ｄが、パッケージ基板とは反対側に配置されたシリコンインタポーザ２０の配線パターン２６ａにより接続され、ＬＳＩチップの薄膜回路３１とシリコンインタポーザ２０の配線パターン２６ａが、ＬＳＩチップに貫通形成されたビア穴３２を介して、電気的に接続される。 - 特許庁

An apparatus is described incorporating an interposer 1 having a cavity for a portion of an antenna structure 22, having conductor through vias 3, a top Si part 6 having interconnection wiring 72, 73, 74 and having pads for electrically mounting an integrated circuit chip 21 thereon, wherein the top Si part mates with the interposer electrically and mechanically.例文帳に追加

アンテナ構造体２２の一部のためのキャビティを有し、導体貫通ビア３を有するインターポーザ１と、相互接続配線７２，７３，７４を有し、そこに集積回路チップ２１を電気的に取り付けるためのパッドを有する上部Ｓｉ部分６と、を組み込んだ装置が説明され、ここで上部Ｓｉ部分は、インターポーザと電気的に及び機械的に結合される。 - 特許庁

This semiconductor device 11 for evaluation is used for performing secondary mounting evaluation and comprises a dummy chip 12 with bonding pads 23 formed thereon, an interposer 15 loaded with the dummy chip 12, solder balls 14 provided on the interposer 15, and bonding wires 13 for performing electrical connection from the bonding pads 23 down to the solder balls 14.例文帳に追加

評価用半導体装置１１は、二次実装評価を行うために用いられ、ボンディングパッド２３が形成されたダミーチップ１２と、ダミーチップ１２が搭載されるインターポーザー１５と、インターポーザー１５に設けられたハンダボール１４と、ボンディングパッド２３からハンダボール１４に至るまでを電気的に接続するためのボンディングワイヤ１３とを有する。 - 特許庁

In the semiconductor device in structure for packaging a semiconductor chip on an interposer while the face of the semiconductor chip faces down, the shape of the interpose is the same as that of an adhesive sheet, resin does not come into contact with the interposer but comes into contact with the adhesive sheet and the semiconductor chip only, and the adhesive sheet is exposed from four sides of the semiconductor device to the entire periphery.例文帳に追加

半導体チップをフェイスダウンでインターポーザに実装する構造の半導体装置において、インターポーザの形状と接着シートの形状が同一で、樹脂はインターポーザと接触せず、接着シートおよび半導体チップとのみ接触し、半導体装置の４つの側面から接着シートが全周囲にわたって露出した半導体装置。 - 特許庁

A lateral offset between an anchor portion of a microspring 5 disposed for contact at a bottom surface of an interposer 2 and a tip of the microspring 5 located in a free portion of the microspring 5 for contact and deflection over a top surface of the interposer 2 permits the interconnection of devices having different bonding pad pitches.例文帳に追加

インターポーザ２の下端面において接触するように配設されたマイクロスプリング５の固定部分と、インターポーザ２の上端面全体にわたって接触して、かつたわむように、マイクロスプリング５の自由部分に位置するマイクロスプリング５の先端部と、の間の横方向の片寄りが、異なるボンディングパッドのピッチを有するデバイスの相互接続を可能にする。 - 特許庁

Flash memories 10 are mounted on the interposer substrates 11, and the interposer substrates 11 are arranged so as to be overlapped together through spacer substrates 12, at this time electrodes of the flash memories 10 are connected individually or commonly as needed with through holes 24, terminals 25 and connection patterns 26 formed in the spacer substrates 12.例文帳に追加

フラッシュメモリ１０をインタポーザ基板１１上に搭載し、インタポーザ基板１１をスペーサ基板１２を介して互いに重合わせるように配列し、このときにスペーサ基板１２に形成されているスルーホール２４、端子２５、および接続パターン２６によってフラッシュメモリ１０の電極を必要に応じてそれぞれ別々に、あるいは共通に接続する。 - 特許庁

A stopper 60 is projected from a mirror cylinder 22 farther than an interposer 50 in the thickness direction thereof, a cushion material 62 is arranged on the back 50B of the interposer 50 opposite to a fixing surface 50A mounting an image sensor 26, and the distal end 60A of the stopper 60 is located at an intermediate part in the thickness direction of the cushion material 62.例文帳に追加

鏡筒２２からインターポーザー５０の厚さ方向にインターポーザー５０よりも突出させてストッパ６０を突設させ、撮像素子２６が搭載された取り付け面５０Ａと反対のインターポーザー５０の背面５０Ｂにクッション材６２を配置し、ストッパ６０の先端６０をクッション材６２の厚さ方向の中間部に位置させるようにした。 - 特許庁

Re-wiring circuits 4, 5 are formed with printing process at both front and rear surfaces of a silicon interposer 2 where the predetermined number of semi-circular cutout portions 3, 3, 3... are respectively provided at both right and left side walls.例文帳に追加

左右の側壁に夫々所要数の半円状の切欠部３、３、３・・・を設けたシリコンインターポーザー２の表裏両面に、印刷によって再配線回路４、５を形成する。 - 特許庁

To provide an epoxy resin composition for an interposer, which excellent solder resistance as a result of a high heat resistance,a low thermal expansion, and a low water absorbing property to provide prepreg and a sheet laminated with a cupper using the same.例文帳に追加

高耐熱、低熱膨張、低吸水性によって優れた耐半田性を有するインターポーザ用エポキシ樹脂組成物、及びそれを用いたプリプレグ、銅張積層板を提供すること。 - 特許庁

To provide a method of manufacturing a connector substrate which is applicable in manufacturing an interposer equipped with a passive device formed of high dielectric material, such as BST or the like that requires a high-temperature process.例文帳に追加

ＢＳＴ等の高温プロセスが必要な高誘電体材料を用いた受動素子を備えたインタポーザの製造に適用できるコネクタ基板の製造方法を提供する。 - 特許庁

To provide an epoxy resin composition for an interposer which has excellent solder resistance by high heat resistance, low thermal expansion and a low water absorption property, to provide its prepreg, and to provide its cooper clad laminated plate.例文帳に追加

高耐熱、低熱膨張、低吸水性によって優れた耐半田性を有するインターポーザ用エポキシ樹脂組成物、及びそれを用いたプリプレグ、銅張積層板を提供すること。 - 特許庁

Lands 14 are formed as an area array package on the surface of the external terminal side of the interposer 12 and connection layers 15 are formed of a solder bonding material on the lands 14.例文帳に追加

エリアアレイパッケージとして、インターポーザ１２の外部端子側の面にはランド部１４が形成され、さらに、このランド部１４にハンダ接合部材による接続層１５が形成されている。 - 特許庁