「Integrated Test」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

DELAY LOCK LOOP CIRCUIT, TIMING GENERATOR, SEMICONDUCTOR TEST APPARATUS, SEMICONDUCTOR INTEGRATED CIRCUIT, AND DELAY AMOUNT CALIBRATION METHOD例文帳に追加

遅延ロックループ回路、タイミング発生器、半導体試験装置、半導体集積回路及び遅延量校正方法 - 特許庁

To provide a semiconductor integrated circuit in which timing of driving a word line can be adjusted in a test mode.例文帳に追加

テストモードにおいてワード線を駆動するタイミングを調整することができる半導体集積回路を提供する。 - 特許庁

To surely and stably set the test mode of a semiconductor integrated circuit device without depending on the source voltage.例文帳に追加

電源電圧に依存せず、確実に安定して半導体集積回路装置におけるテストモードの設定を行う。 - 特許庁

To provide a semiconductor integrated circuit device capable of facilitating a test by arranging input and output data from an outside.例文帳に追加

外部からの入出力データを揃えることでテストを容易にする半導体集積回路装置を提供する。 - 特許庁

METHOD FOR REPAIRING BLADE OF DISK WITH INTEGRATED BLADE OF TURBO MACHINE AND TEST SPECIMEN FOR EXECUTING SAME例文帳に追加

ターボ機械の一体型のブレード付きディスクのブレードを補修する方法、および該方法を実行するための試験片 - 特許庁

TEST CONTACT SYSTEM FOR TESTING INTEGRATED CIRCUIT WITH PACKAGE HAVING ARRAY OF SIGNAL AND POWER CONTACT例文帳に追加

信号および電力接点のアレイを有するパッケージを備えた集積回路を試験するための試験接点システム - 特許庁

To obtain an integrated circuit device equipped with a built-in self-test circuit suitable for testing a multi-port memory.例文帳に追加

マルチポートメモリをテストするのに好適な組み込み自己テスト回路を備える集積回路装置を実現する。 - 特許庁

In the case the integrated circuit device is mounted on the display panel, when an area where a panel test terminal is scheduled to position is made a test terminal scheduled area, a physical layer circuit PHY is disposed in an area not overlapping the test terminal scheduled area, at the lower part of the integrated circuit device.例文帳に追加

表示パネルへの集積回路装置の実装時において集積回路装置の下方にパネルテスト端子が位置する予定の領域を、テスト端子予定領域とした場合に、集積回路装置では、物理層回路ＰＨＹが、テスト端子予定領域とオーバラップしない領域に配置される。 - 特許庁

The test device 1 of the semiconductor integrated circuit 10 testing the semiconductor integrated circuit 10 by applying a voltage to a semiconductor element of the semiconductor integrated circuit 10 includes a voltage application part 2, a breakdown detection part 3, and a test voltage determination part 4.例文帳に追加

半導体集積回路１０の試験装置１は、半導体集積回路１０の半導体素子に電圧を印加することによって半導体集積回路１０を試験するものであり、電圧印加部２、ブレークダウン検出部３及び試験電圧決定部４を備えている。 - 特許庁

The device for testing the semiconductor integrated circuit includes a pattern data generating means which generates test pattern data for testing a write operation in a memory of the semiconductor integrated circuit; and a write means which writes the test pattern data into a storage area of the semiconductor integrated circuit for storing the test pattern data.例文帳に追加

上記課題は、半導体集積回路のメモリへの書き込みを試験するための試験パタンデータを生成するパタンデータ生成手段と、前記試験パタンデータを前記半導体集積回路の該試験パタンデータを格納する記憶領域へ書き込む書き込み手段と、を有することを特徴とする半導体集積回路の試験装置により達成される。 - 特許庁

To provide a circuit and a method for testing a semiconductor integrated circuit, which can easily test a limitation of an operation cycle, i.e., a delay characteristic of the semiconductor integrated circuit device at an arbitrary cycle in a function test pattern of the semiconductor integrated circuit, by using the function test pattern and a relatively slow clock signal input from the outside.例文帳に追加

半導体集積回路の機能試験パタンと、外部からの比較的遅いクロック信号とを用いて、機能試験パタンの任意のサイクルでの動作周期の限界、つまり本半導体集積回路装置の遅延性能を容易に試験することができる半導体集積回路の試験回路およびその試験方法を提供する。 - 特許庁

Since rotating shaft 34 of the first test probe 18A is inserted into an insertion hole of the second test probe 18B, the first test probe 18A and the second test probe 18B are connected to each other in a relatively rotatable manner to allow the first test probe 18A and the second test probe 18B to be integrated thereby providing a scissors-like structure.例文帳に追加

第２のテストプローブ１８Ｂの挿通孔に第１のテストプローブ１８Ａの回動軸３４を挿入することで、第１のテストプローブ１８Ａと第２のテストプローブ１８Ｂとが相対的に回動自在に連結され、第１のテストプローブ１８Ａと第２のテストプローブ１８Ｂとが一体に構成された、いわゆるはさみ構造をなしている。 - 特許庁

To provide a test method for an integrated circuit with a memory cell arranged in a circumference of a core that a conditional blocking in a test mode is applied to a clock input of the core.例文帳に追加

テストモードにおける条件付き抑止がそのクロック入力に適用されるコアの周りに配列されたメモリセルを有する集積回路のテスト方法を提供する。 - 特許庁

This semiconductor integrated circuit device is provided with a cache BIST controller 204 for performing the function test of a cache memory including a function test unique to a cache memory, and for diagnosing the defective part of the cache memory 202.例文帳に追加

キャッシュメモリ固有の機能テストを含めたキャッシュメモリの機能テストを実行しキャッシュメモリ２０２の不良個所を診断するキャッシュＢＩＳＴコントローラ２０４を設ける。 - 特許庁

In a functional test of the semiconductor integrated circuit 5, the polishing sheet 6 is brought into press contact with a probe 9 to polish a tip of the probe 9 while remaining set on a tape carrier package test device.例文帳に追加

半導体集積回路５の機能試験時、テープキャリアパッケージ試験装置にセットされたまま、研磨シート６はプローブ９に圧接してプローブ９の先端を研磨する。 - 特許庁

To provide a semiconductor integrated circuit verifying device which speedily verifies the function of a device to be tested and a test pattern used for its test fast without using the actual device and a tester.例文帳に追加

被試験デバイスの機能やその試験に用いるためのテストパターンを実際のデバイスやテスタを用いずに高速に検証する半導体集積回路検証装置の提供。 - 特許庁

To constitute so as to agree with a specification and to test an integrated circuit with a very little cost, and to test a lot of circuits requiring little external labor.例文帳に追加

規格に合致しごく僅かなコストで集積回路をテストできるように構成し、また、外部での手間をほとんどかけずにそのような回路を多数、テストできるようにする。 - 特許庁

To solve the problem that it has been difficult to determine whether test vectors are as sufficient as they need to be or not in a method for verifying semiconductor integrated circuits for performing function simulation through the use of test vectors.例文帳に追加

テストベクタを用いて機能シミュレーションを行う半導体集積回路の検証方法では、テストベクタが必要十分であるかの判断が困難である。 - 特許庁

The test unit tests in parallel a test block including designated one or more circuit blocks of a semiconductor integrated circuit having a plurality of circuit blocks which can be tested singly.例文帳に追加

試験部）は、単独で試験可能な回路ブロックを複数備える半導体集積回路の指定された１または複数の回路ブロックを含む試験ブロックを並列に試験する。 - 特許庁

To provide a test method by which burn in test for each integrated circuit chip to be tested formed on a semiconductor wafer can be conducted in a lump in the state of semiconductor wafer.例文帳に追加

半導体ウエハ上に形成された各被試験集積回路チップのバーンイン試験を半導体ウエハ状態で一括して実施することができる試験方法の提供。 - 特許庁

To provide a semiconductor integrated circuit device which can reduce a circuit size by simplifying a constitution concerning test function while keeping advantages such as a real time test.例文帳に追加

リアルタイムテストなどの利点を維持しながら、テスト機能に係る構成を簡略化して回路規模を縮小することができる半導体集積回路装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit which can sufficiently activate the inside of a circuit at burn-in test, and to reduce the overhead of the circuits required for the burn-in test.例文帳に追加

バーンインテスト時に回路内部を十分に活性化させることができる上に、そのバーンインテストに必要な回路のオーバヘッドを小さくできる半導体集積回路の提供。 - 特許庁

To realize an integrated circuit which reduces the time for DC performance test, tests even with a tester having no testing circuit necessary for DC performance test.例文帳に追加

ＤＣ特性試験に要する時間を短縮でき、ＤＣ特性試験に必要な測定回路を有さないテスタでも試験が行える集積回路の実現を目的とする。 - 特許庁

To provide a database for designing an integrated circuit device in which a test strategy is stored at a state that it can be optimized and a designing method to optimize the test strategy.例文帳に追加

テスト戦略を最適化しうる状態で格納した集積回路装置の設計用データベース及びテスト戦略を最適化するための設計方法を提供する。 - 特許庁

To increase the number of pads for a wafer test without forming any pad for the wafer test in a scribe area, or increasing the layout area of a semiconductor integrated circuit device.例文帳に追加

スクライブ領域にウェハテスト用パッドを形成することなく、かつ半導体集積回路装置のレイアウト面積を増大させることなく、ウェハテスト用パッドの数を増やす。 - 特許庁

To provide a probe card capable of implementing normal test measurement and efficient test measurement on semiconductor integrated circuit chips by preventing contact failures of probe needles.例文帳に追加

プローブ針の接触不良を防いで半導体集積回路チップの正常なテスト測定を実現できる共に効率良くテスト測定を行えるプローブカードを提供する。 - 特許庁

To provide a testing device and a test method of a semiconductor integrated circuit capable of improving operability and convenience of a BOST device, and shortening a test time.例文帳に追加

ＢＯＳＴ装置の操作性、利便性を向上すると共に、試験時間を短縮することができる半導体集積回路の試験装置及び試験方法を提供する。 - 特許庁

The integrated test pattern and a logic circuit are read from the compile data storage part 13 and operation of the logic circuit is simulated by using the test pattern by a simulation part 18.例文帳に追加

シミュレーション部１８は、コンパイルデータ記憶部１３から、一体化されたテストパタン及び論理回路を読み込み、該テストパタンを用いて論理回路の動作をシミュレーションする。 - 特許庁

To provide a semiconductor integrated circuit device and its test method permitting timing control at high accuracy and improving failure detection rate by fewer test patterns.例文帳に追加

高い精度でのタイミング制御を可能にしつつ、少ないテストパタンにより故障検出率の改善を図った半導体集積回路装置とテスト方法を提供する。 - 特許庁

To enable easy observation of a test state from the outside, in a self fault diagnosis test of a semiconductor integrated circuit which houses a self fault diagnosis circuit.例文帳に追加

自己故障診断回路を内蔵した半導体集積回路の自己故障診断テストにおいて、外部からテスト状態を容易に観測することを可能にする。 - 特許庁

To provide a semiconductor integrated circuit device which has a nonvolatile semiconductor memory capable of performing a bit line stress test even without any circuit for bit line stress test.例文帳に追加

ビット線ストレス試験用回路が無くても、ビット線ストレス試験を行うことができる不揮発性半導体メモリを有した半導体集積回路装置を提供する。 - 特許庁

According to the present invention, the integrated circuit for a smart card includes a transceiver which communicates with a host device and a joint test action group (JTAG) test controller for carrying out at least one test operation.例文帳に追加

本発明によれば、スマートカード用の集積回路が、ホスト装置と通信をするトランシーバ、及び少なくとも１個のテスト操作を実施するためのジョイントテストアクショングループ（ＪＴＡＧ）テスト制御器を包含している。 - 特許庁

A test device 530 periodically observes a self-test termination signal BEND during the self-test execution and starts to apply the next code to the integrated circuit 500 immediately after observing the signal showing the termination.例文帳に追加

テスト装置５３０は，自己テスト実行中，自己テスト終了信号ＢＥＮＤを定期的に観測し，終了を示す信号を観測すれば直ちに次回のコードを半導体集積回路５００へ印加し始める。 - 特許庁

To share the use of a test terminal by selectively outputting many signals to be observed to the test terminal at the time of outputting the many signals of the internal circuit of an integrated circuit to a limited number of test terminals.例文帳に追加

集積回路の内部回路の数多くの信号を限られたテスト端子に出力する際に、観測したい多くの信号を選択しテスト端子に出力させことにより、テスト端子を共有化することにある。 - 特許庁

To provide a test method for testing a semiconductor integrated circuit device by using a tester where the number of terminals is smaller than the number of input terminals of the semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置の入力端子数よりも少ない端子数のテスタを用いて半導体集積回路装置のテストを行うテスト方法を提供すること。 - 特許庁

While test processing is being executed for the semiconductor integrated circuit after the control program has been started (S12), a new control program is written to the semiconductor integrated circuit (S13).例文帳に追加

制御プログラムが起動して半導体集積回路の試験処理を行っている最中に（Ｓ１２）、新たな制御プログラムを半導体集積回路に書き込む（Ｓ１３）。 - 特許庁

To guarantee the delay characteristic of a semiconductor integrated semiconductor circuit by means of simulation at the time of a design and the inspection of a test circuit without being affected by the outer load of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の遅延特性を、半導体集積回路の外部負荷の影響を受けず、設計時のシミュレーションおよびテスト回路の検査により保証する。 - 特許庁

To provide a semiconductor integrated circuit capable of securing independence between a normal mode and a test mode without increasing the number of pins, and to provide a method for testing the semiconductor integrated circuit.例文帳に追加

本発明は、ピン数を増加させることなく、通常モードとテストモードとの独立性を確保することができる半導体集積回路及びそのテスト方法を提供する。 - 特許庁

To provide an integrated circuit test system capable of commonly using a plurality of controlling computers having different types of operating systems and allows the man-hour for developing integrated circuit test programs and load of an operator to be reduced.例文帳に追加

オペレーティングシステムの種類が異なる複数の制御用コンピュータを共通に用いることができ、集積回路試験プログラムの開発の工数及び操作者の負担を軽減することが可能な集積回路試験システムを提供する。 - 特許庁

If a required number of test pins for tests increases according to test items, specified one is selected from among a plurality of integrated circuits and they are tested with cooperating the selected one semiconductor integrated circuit.例文帳に追加

試験項目によって試験に必要なテストピン数が増えた場合には、複数の半導体集積回路のうち特定の１つを選択し、複数の試験装置が選択された１つの半導体集積回路を協調動作しながら試験する。 - 特許庁

By this constitution, by irradiating the active pixel sensor of the integrated circuit 156 with light while the integrated circuit 156 is held by the pickup mechanism for arrangement on a test pad, it is possible to automatically test the active pixel sensor.例文帳に追加

これにより、テストパッド上に配置するために集積回路１５６がピックアップ機構によって保持されている間に、集積回路１５６のアクティブ・ピクセル・センサに光を照射して、該アクティブ・ピクセル・センサの自動テストを行える。 - 特許庁

To provide an integrated element test system capable of performing continuous exchange of a plurality of integrated elements and test operations in a state of preventing the occurrence of frost in an atmosphere at a very low temperature, and its method.例文帳に追加

本発明は極低温の環境内で霜の発生を防止する状態で複数の集積素子の連続的な交換とテスト作業とを実行することができる集積素子テストシステム及びその方法を提供するにある。 - 特許庁

A number of spring probe apparatuses thus configured are provided in a test board and test signals and output signals are exchanged with a semiconductor integrated circuit via the spring probe apparatus, thereby testing the semiconductor integrated circuit.例文帳に追加

このような構成のスプリングプローブ装置をテストボードに多数備え、スプリングプローブ装置を介して半導体集積回路との間で試験信号及び出力信号のやり取りを行い、半導体集積回路の試験を行なう。 - 特許庁

To provide a test method and a testing device of a semiconductor integrated circuit capable of testing the semiconductor integrated circuit without generating overshoot of a supply voltage, and to provide the semiconductor integrated circuit.例文帳に追加

半導体集積回路の試験を、電源電圧のオーバーシュートを生じることなく行うことができる半導体集積回路の試験方法および試験装置、並びに、半導体集積回路の提供を図る。 - 特許庁

To provide a test method and a test device for a semiconductor integrated circuit device including a high-speed input/output device, capable of quickly performing high-speed I/O test exceeding 1 GHz by simple board configuration without alteration of test system for each I/O specification.例文帳に追加

高速入出力装置を備えた半導体集積回路装置の試験方法及び試験装置に関し、簡単なボード構成によって迅速に１ＧＨｚを越える高速Ｉ／Ｏのテストを、各Ｉ／Ｏ仕様毎にテスト・システムを変更することなく行う。 - 特許庁