Interruptを含む例文一覧と使い方
該当件数 : 3001件
Once the interrupt is generated, interrupt issuance is suspended until software finishes processing the received packets, and after the finish of packet processing by the software is notified, another interrupt can be generated.例文帳に追加
1回の割り込みが発生すると、ソフトウェアが受信したパケットの処理が終わるまで割り込みを出すことを停止し、ソフトウェアによるパケットの処理が終了したことが通知されると、再び割り込みを発生させることが可能となる。 - 特許庁
When detecting the generation of the interrupt signal INT, a cache load control part 123 issues a load request to a cache control part 122 by using an address associated with the interrupt factor corresponding to the generated interrupt signal.例文帳に追加
キャッシュロード制御部123は、割り込み信号INTの発生を検出すると、発生した割り込み信号に対応する割り込み要因に関連付けられたアドレスを用いて、キャッシュ制御部122にロード要求を発行する。 - 特許庁
The same program, where processing to an interrupt at an INT0 level and processing to an interrupt at an INT1 level are described respectively, is written in each processor, and each processor selects processing according to the level of an interrupt generated.例文帳に追加
各プロセッサは、INT0レベルの割り込みに対する処理およびINT1レベルの割り込みに対する処理がそれぞれ記述された同じプログラムが書き込まれており、発生した割り込みのレベルに応じて処理を選択する。 - 特許庁
When the operation of the control data is completed, permission determination processing is executed to determine whether interrupt is inhibited or not (S300), and only when the interrupt is determined to be inhibited, the interrupt is permitted (S310).例文帳に追加
また、制御データの操作が完了すると、許可判定処理を実行することによって、割込禁止状態であるか否かを判断し(S300)、割込禁止状態であると判断された場合にだけ割り込みを許可する(S310)。 - 特許庁
When the I/O device is shared with the virtual computer or when the CPU is allocated with interrupt interception invalidation, an interrupt destination of the physical I/O device is set in a physical CPU, in which interrupt interception is valid.例文帳に追加
仮想計算機に対してI/Oデバイスが共有、又は、CPUが割り込み横取り無効化で割り当てられている場合は、該当する物理I/Oデバイスの割り込みの宛先を割り込み横取りが有効な物理CPUに設定する。 - 特許庁
A main system 1 has an interrupt receive finish detecting means 15B for detecting the call finish of call waiting interrupt receive, when the call waiting interrupt receive is detected in telephone line during outside line call.例文帳に追加
主装置1に割込着信終了検出手段15Bを設け、外線通話中の電話回線に対する通話中割り込み着信が検出された場合に、その通話中割り込み着信の呼び出し終了を検出する。 - 特許庁
On receiving a first reset signal, the reset circuits reset the first and second interrupt causes, and include a circuit that implements a process to reverse the interrupt mask value matching the interrupt cause of the higher priority between the first and second interrupt causes.例文帳に追加
前記リセット回路は、第1のリセット信号を受けると、前記第1の割り込み要因及び第2の割り込み要因のリセットを行い、第1の割り込み要因と第2の割り込み要因のうち優先順位の高い方の割り込み要因に対応した割り込みマスク値を反転させる処理を行う回路を含む。 - 特許庁
An interrupt control circuit 12 has an interrupt request(IRQ) sense control register 127, an IRQ enable register 122, interrupt priority registers A and B 123, an IRQ status register 128, a priority deciding circuit 125 and a system control register 126, and generates an interrupt signal by a combination of the levels of a plurality of input signals.例文帳に追加
割り込み制御回路12は、IRQセンスコントロールレジスタ127,IRQイネーブルレジスタ122,インタラプトプライオリティレジスタA,B123,IRQステータスレジスタ128,優先順位判定回路125及びシステムコントロールレジスタ126を有し、複数の入力信号のレベルの組み合わせによって割り込み信号を発生する。 - 特許庁
When a 1st interrupt request X is fed to an interrupt input circuit 28 in a usual operating state of a microcomputer 2, a logical '1' is set to an interrupt control register 29, which outputs an interrupt signal IRPT of a logical '0' and a reference voltage output circuit 30 receiving the signal starts its operation.例文帳に追加
マイクロコンピュータ2の通常動作状態において、第1割り込み要求信号Xが割り込み入力回路28に供給されると、割り込み制御レジスタ29は論理値「1」がセットされて論理値「0」の割り込み信号IRPTを出力し、これより基準電圧出力回路30は動作を開始する。 - 特許庁
A plurality of interrupt controllers (4, 6) separately allocated to central processing units (2, 3) are supplied with separate interrupt request signals (IRQ1M, IRQ1S) from a circuit module (9) that can be used in common by the plurality of central processing units, and notify a corresponding central processing unit of an interrupt in response to an input interrupt request signal.例文帳に追加
中央処理装置(2,3)に別々に割当てられた複数の割込みコントローラ(4,6)は、複数の中央処理装置が共通利用可能な回路モジュール(9)から別々の割込み要求信号(IRQ1M,IRQ1S)が供給され、入力された割り込み要求信号に応答して対応する中央処理装置に割込みを通知する。 - 特許庁
The data transmission end interrupt value determination circuit 16 and the data reception end interrupt value determination circuit 17 determine a data transfer end interrupt interval based on those notified data amounts and a time from interrupt issue till the next instruction reception and the information stored in the storage circuit 15.例文帳に追加
データ送信終了割込み値決定回路16及びデータ受信終了割込み値決定回路17は、それら通知されたデータ量及び割込み発行から、次命令受信までの時間及び記憶回路15に格納された情報に基づいてデータ転送終了割込み間隔を決定する。 - 特許庁
An interrupt control circuit is provided with a means for registering the interrupt register address of each function module, a means for fetching the status of an interrupt source instead of a CPU when interruption is generated and a means for returning a preliminarily fetched value to the CPU when the lead operation of the interrupt register is generated by the CPU.例文帳に追加
本発明の割込み制御回路は、各機能モジュールの割込みレジスタアドレスを登録する手段を有し、割込み発生時に、CPUに代わって割込みソースの状態をフェッチする手段と、CPUが前記割込みレジスタのリード動作を発生させると、予めフェッチしておいた値をCPUに返す手段で構成される。 - 特許庁
A CPU installed in a presentation controlling microcomputer prevents the start of execution of a presentation controlling interrupt process corresponding to the occurrence of a timer interrupt by starting a loop process if the value in an event interrupt stand-by timer reaches a limit time determination value without detecting an event interrupt (the step S372: Yes).例文帳に追加
演出制御用マイクロコンピュータが備えるCPUは、イベント割込みの発生が検出されずにイベント割込み待ちタイマ値が制限時間判定値に達すると(ステップS372;Yes)、ループ処理に入ってタイマ割込みの発生に対応する演出制御割込み処理の実行を開始させないようにする。 - 特許庁
A CPU installed in a presentation controlling microcomputer prevents the start of execution of a presentation controlling interrupt process corresponding to the occurrence of a timer interrupt by starting a loop process if the value in an event interrupt stand-by timer reaches a limit time determination value without detecting the occurrence of the event interrupt (the step S372: Yes).例文帳に追加
演出制御用マイクロコンピュータが備えるCPUは、イベント割込みの発生が検出されずにイベント割込み待ちタイマ値が制限時間判定値に達すると(ステップS372;Yes)、ループ処理に入ってタイマ割込みの発生に対応する演出制御割込み処理の実行を開始させないようにする。 - 特許庁
Logic of a plurality of signals S11-S14 for interrupt priority change control given from the outside and a plurality of interrupt signals S31-1 to S31-4 is obtained by a plurality of interrupt priority determining circuits 20-1 to 20-4, and interrupt change signals S24-1 to S24-4 are respectively outputted.例文帳に追加
複数の割込み優先順位決定回路20−1〜20−4により、外部から与えられる割込み優先順位変更制御用の複数の信号S11〜S14と、複数の割込み信号S31−1〜S31−4との論理が求められ、割込み変更信号S24−1〜S24−4がそれぞれ出力される。 - 特許庁
An inconsistency adjustment support part 122 displays the interrupt transition information decided that it is inconsistent, the interrupt rule information causing the inconsistency, and the interrupt restriction information on a menu transition designer terminal 3 and an interrupt transition designer terminal 4, and supports correction operation of the inconsistent information.例文帳に追加
不整合調整支援部122は、不整合と判定された割込遷移情報、その不整合の原因となっている割込ルール情報および割込制約情報をメニュー遷移設計者端末3および割込遷移設計者端末4に表示するとともに、その不整合情報の修正操作を支援する。 - 特許庁
When a remote service call occurs in a PE1A, a processing request is transmitted from a message transmission section 12A to a message reception section 9B via a message communication mechanism 5, and an interrupt request is transmitted from a routine 13A for starting interrupt to an interrupt processing routine 8B via interrupt mechanisms 4A and 4B, PE1B, and OS6B.例文帳に追加
PE1Aでリモートサービスコールが発生すると、処理要求がメッセージ送信部12Aからメッセージ通信機構5を介してメッセージ受信部9Bに伝達され、割り込み要求が割り込みをかけるルーチン13Aから割り込み機構4A、4B、PE1B、OS6Bを介して割り込み処理ルーチン8Bに伝達される。 - 特許庁
To preferably interrupt transmission of vibration in a piping system provided in a pump or the like.例文帳に追加
ポンプ等に設けられた配管システムの振動伝達を好適に遮断する。 - 特許庁
To constitute to make interrupt priority of an evaluation chip optionally changeable.例文帳に追加
エバリュエーションチップの割込み優先順位を任意に変更可能な構成にする。 - 特許庁
REGISTER SAVING METHOD, DEVICE AND PROGRAM IN OCCURRENCE OF INTERRUPT IN PROCESSOR例文帳に追加
プロセッサにおける割込み発生時のレジスタ退避方法および装置並びにプログラム - 特許庁
The first signal S1=L is applied to the interrupt port with the highest priority.例文帳に追加
第1信号S1=Lは優先度が最も高い割込ポ−トに印加される。 - 特許庁
The CPU performs restoration processing to the CPU interface when detecting the interrupt signal.例文帳に追加
CPUは割込み信号を検知したらCPUインターフェースに対して復帰処理を行う。 - 特許庁
To rapidly interrupt and restore printing a plurality of copies.例文帳に追加
高速に複数部数印刷の割り込み復帰処理を行なうことを目的とする。 - 特許庁
To enhance quickly responding capability to interrupt handling in a control unit for an automobile.例文帳に追加
自動車制御用ユニットにおける割込処理の即応性を高めること。 - 特許庁
A dispensing control micro-computer starts to perform timer interrupt processing periodically.例文帳に追加
払出制御用マイクロコンピュータは、定期的にタイマ割込処理の実行を開始する。 - 特許庁
A dispensing control microcomputer periodically starts to perform timer interrupt processing.例文帳に追加
払出制御用マイクロコンピュータは、定期的にタイマ割込処理の実行を開始する。 - 特許庁
The CPU 201 performs predetermined processing based on the interrupt signal 217.例文帳に追加
CPU201は、この割り込み信号217に基づいて、所定の処理を行う。 - 特許庁
To provide a semiconductor memory device which reduces an interrupt loading on a system.例文帳に追加
システムのインタラプトロードを減らすことができる半導体メモリ装置を提供する。 - 特許庁
eth0 Link encap:Ethernet HWaddr 00:E0:83:16:2F:D6inet addr:192.168.1.1 Bcast:192.168.1.255 Mask:255.255.255.0UP BROADCAST RUNNING MULTICAST MTU:1500 Metric:1RX packets:26460491 errors:0 dropped:0 overruns:2 frame:0TX packets:32903198 errors:0 dropped:0 overruns:0 carrier:1collisions:0 txqueuelen:100RX bytes:2483502568 (2368.4 Mb) TX bytes:1411984950 (1346.5 Mb)Interrupt:18 Base address:0x1800 例文帳に追加
MULTICASTの項目が重要です。 - Gentoo Linux
Enable or disable the alarm interrupt, for RTCs that support alarms. 例文帳に追加
アラームがサポートされている RTC に対して、アラーム割り込みを有効または無効にする。 - JM
The user can watch a program with CM by the CM interrupt TV receiver 5.例文帳に追加
ユーザはCM付番組をCM割込みTV受信機5で観ることができる。 - 特許庁
The sub microcomputer 9 instructs a main microcomputer 5 to set an interrupt disabling flag on.例文帳に追加
サブマイコン9は、メインマイコン5に割り込み禁止フラグをオンするように指示する。 - 特許庁
Applications can be run normally after the interrupt handler is installed. 例文帳に追加
応用プログラムは割込み処理プログラムがインストールされた後で正常に動作し得る。 - コンピューター用語辞典
The μC's interrupt service routine sets this bit after being interrupted by the system 例文帳に追加
μCのインタラプトサービスルーチンは,システムがインタラプトを行なった後,このビットをセットする - コンピューター用語辞典
The vector interrupt (VIRPTI) permits passing interprocessor commands in multiple-processor systems. 例文帳に追加
このベクトル割込み(VIRPTI)は複数プロセッサシステムでのプロセッサ間コマンドを通すのを許す。 - コンピューター用語辞典
APPARATUS AND METHOD FOR HANDLING INTERRUPT DISABLED SECTION AND PAGE PINNING APPARATUS AND METHOD例文帳に追加
割込禁止区間処理装置および方法とページ固定装置および方法 - 特許庁
At the same time, an arithmetic circuit 14 notifies a data transmission end interrupt value determination circuit 16 and the data reception end interrupt value determination circuit 17 of interrupt issue to a host device 3 and the reception of a data transfer start instruction from the host device 3.例文帳に追加
同時に、演算回路14は、上位装置3への割込み発行及び上位装置3からのデータ転送開始命令受信をデータ送信終了割込み値決定回路16及びデータ受信終了割込み値決定回路17へ通知する。 - 特許庁
An interrupt notification part 102 of a composite machine 1 that receives an interrupt printing request notifies the fact that there is the interrupt printing request to a terminal 2 in execution of printing processing and waiting for execution thereof, which are stored in a terminal storage part 101.例文帳に追加
割り込み印刷要求を受けた複合機1の割り込み通知部102は、端末記憶部101に記憶されている、印刷処理の実行中及び実行待ちの端末2に対して、割り込み印刷要求がある旨を通知する。 - 特許庁
To provide an image processing apparatus which executes an interrupt copy, without fail, after a change to an interrupt copy mode, by checking the free memory space actually required for the interrupt copy, prior to an image-read operation by an image read part.例文帳に追加
実際に割込みコピーに使用されるメモリの空き容量を画像読取部による画像読取動作の前に確認することで、割り込みコピーモードに移行した後においても、確実に割込みコピーが実行可能な画像処理装置を提供する。 - 特許庁
When a power shutdown is caused by the occurrence of a power failure and the like, the power shutdown is immediately recognized by a non-maskable interrupt (Fig.3) that disables interrupt inhibition setting, and a power failure flag providing notification of the occurrence of the power failure by the non-maskable interrupt is put into an on-state.例文帳に追加
停電の発生等による電源断時には、その電源断を割込の禁止設定をすることができないノンマスカブル割込(図3)で即座に認識し、そのノンマスカブル割込で停電の発生を報せる停電フラグをオンする。 - 特許庁
To provide an apparatus and method that ensure a response within a fixed time by effectively shortening interrupt latency, which is the time from the generation of a request for interrupt handling by a device to the invocation of a handler for interrupt handling.例文帳に追加
デバイスが割り込み処理の実行要求をしてから割り込み処理のハンドラーが呼び出されるまでの時間である割り込みレイテンシーを効果的に短縮し、一定時間内の応答を保証することができる装置及び方法を提供する。 - 特許庁
When an exception or interrupt event occurs, the CPU core accesses the second storage part via the exclusive bus, and acquires first address information of a processing routine for the exception or the interrupt corresponding to the exception or interrupt event.例文帳に追加
CPUコアは、例外又は割り込みのイベントが発生された場合、上記専有バスを介して上記第2記憶部にアクセスし、例外又は割り込みのイベントに対応する例外又は割り込みの処理ルーチンの先頭アドレス情報を取得する。 - 特許庁
On the way of reading, a CPU 37 receiving a memory near full interrupt of a buffer memory from an SiBC 35 outputs a stop operation signal of the sensor running body and a signal DATA-CTL with an input of an LSYNC from an NIPU 33 just after the reception of the interrupt, and shuts an LGATE to interrupt image data output.例文帳に追加
読み取り途中、SiBC35からのバッファメモリのメモリニアフル割込みにより、CPU37はNIPU33からの直後のLSYNC入力によりセンサ走行体の停止動作とDATA_CTLを送り、LGATEを閉じ画像データ出力を中断する。 - 特許庁
To achieve an information processor for efficiently loading a processing routine corresponding to an interrupt factor to a cache during a time lag since an interrupt signal is generated until a processor calls the processing routine corresponding to the interrupt factor.例文帳に追加
割り込み信号が発生されてからプロセッサが割り込み要因に対応する処理ルーチンをコールするまでのタイムラグ中に割り込み要因に対応する処理ルーチンをキュッシュに効率よくロードすることができる情報処理装置を実現する。 - 特許庁
This drastically reduces the latency and overhead associated with servicing the interrupt.例文帳に追加
これは、インタラプトをサービスすることに関する待ち時間及びオーバーヘッドを劇的に減らす。 - 特許庁
An interrupt program is provided which supplies a monitor device with monitor information of a computer.例文帳に追加
コンピュータのモニタ情報をモニタ装置に供給するための割り込みプログラムモジュール。 - 特許庁
The flat antenna does not interrupt with a visual field, and it is not necessary for a wire to pass through a front pillar.例文帳に追加
視界の邪魔にならず、配線はフロントピラーの内部に通す必要がない。 - 特許庁
The information processor is so constituted that interrupt acceptance and response processing and backup processing for a program counter and various registers in an interrupt acceptance and response cycle may be performed in parallel.例文帳に追加
この発明は、割込み受付応答処理と、割込み受付応答サイクルにおけるプログラムカウンタや各種レジスタのバックアップ処理を並行して行うように構成される。 - 特許庁
To suppress reduction of system performance caused by interrupt overhead by optimizing interrupt timing to a main CPU from an input/output device, a sub CPU or the like.例文帳に追加
入出力装置やサブCPU等からメインCPUに対する割込みタイミングを最適化することにより、割込みオーバヘッドによるシステム性能の低下を抑える。 - 特許庁
On the other hand, if the continuous instruction contains no branch instruction (620), or the interrupt does not occupy the delay slot (630), the instruction processing is completed without interrupt penalty (660).例文帳に追加
一方、連続命令が分岐命令を含まず(620)、あるいは、割込みが遅延スロットを占有しないときは(630)、割込みペナルティなしで命令処理を完了する(660)。 - 特許庁
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
| Copyright 2001-2010 Gentoo Foundation, Inc. The contents of this document are licensed under the Creative Commons - Attribution / Share Alike license. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
